https://www.ecured.cu/api.php?action=feedcontributions&feedformat=atom&user=Isis06017+jc.hlg&*EcuRed - Contribuciones del colaborador [es]2026-06-10T05:29:11ZContribuciones del colaboradorMediaWiki 1.31.16https://www.ecured.cu/index.php?title=Juan_Orlando_Rodr%C3%ADguez_Gonz%C3%A1lez&diff=2450017Juan Orlando Rodríguez González2015-03-19T17:23:30Z<p>Isis06017 jc.hlg: Página creada con «{{Ficha Persona |nombre = Juan Orlando Rodríguez |nombre completo = Juan Orlando Rodríguez González |otros nombres = Chicho Carballo |imagen = |tamaño...»</p>
<hr />
<div>{{Ficha Persona<br />
|nombre = Juan Orlando Rodríguez<br />
|nombre completo = Juan Orlando Rodríguez González<br />
|otros nombres = Chicho Carballo<br />
|imagen = <br />
|tamaño = <br />
|descripción = <br />
|fecha de nacimiento = [[24 de junio]] de [[1938]]<br />
|lugar de nacimiento = Localidad de Mayabe, [[Holguín]], {{bandera2|Cuba}}<br />
|fecha de fallecimiento = [[27 de septiembre]] de [[1961]]<br />
|lugar de fallecimiento = [[La Habana]], {{bandera2|Cuba}}<br />
|causa muerte = Accidente de tránsito<br />
|residencia = <br />
|nacionalidad = Cubana<br />
|ciudadania = Cubana<br />
|educación = <br />
|alma máter = <br />
|ocupación = Oficial de la PNR<br />
|conocido = <br />
|titulo = <br />
|termino = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge = <br />
|hijos = Orlando Rodríguez Gálvez<br />
|padres = Esther González y José Rodríguez Carballo<br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|récords =<br />
|plusmarcas = <br />
|web = <br />
|notas = <br />
}}<div align=justify><br />
'''Juan Orlando Rodríguez'''. Combatiente cubano de las luchas clandestinas que fallece durante la persecución de mercenarios fugados del ataque a Playa Girón. <br />
==Primeros años==<br />
Nació el [[24 de junio]] de [[1938]], en el cantón conocido por Mayabe perteneciente al municipio de Holguín. Hijo de Esther González, ama de casa, y José Rodríguez Carballo, pequeño agricultor.<br />
<br />
Siendo de origen humilde, solo le fue posible cursar estudios hasta 4<sup>to</sup> grado, en una escuelita rural del barrio La Cuaba, donde la difícil situación económica lo obligó a abandonarla para ayudar a sus padres en los quehaceres del campo, como única vía de subsistencia. De carácter afable, amante de los niños en quien veía lo más puro del hombre, supo ganarse el cariño de éstos y de todos cuanto lo conocieron.<br />
<br />
Dejó un hijo llamado Orlando Rodríguez Gálvez, quien fue victima de la [[poliomielitis]], enfermedad que puso su vida en peligro, dejándolo invalido y postrado en una silla de ruedas, enfermedad erradicada hoy en día gracias a la [[Revolución]].<br />
==Lucha clandestina==<br />
Inspirado en el ejemplo de sus padres, desde muy joven sustentaba ideas revolucionarias, los que lo llevaron a travar conocimientos con el grupo de la clandestinidad que operaba en la ciudad de Holguín y sus alrededores, al cuál se incorporó trabajando con Rolando Anazco, siendo los principales objetivos de este grupo hacer sabotajes, obtener informaciones, recibir y transmitir mensajes, capturar armas, etc.<br />
<br />
Por sus actividades revolucionarias en el grupo se incorpora al [[Ejercito Rebelde]] en [[julio]] de [[1958]] por ser acosado por la sangrienta policía batistiana, a la Columna No 3 Mario Muñoz del 3<sup>er</sup> Frente en el campamento de la Represa do Camazán, bajo el mando de Miguel González en el municipio de Holguín a donde se le unió mas tarde su hermano mayor José Oscar Rodríguez González. <br />
<br />
Las conexiones con el grupo de la clandestinidad se siguieron manteniendo a través de sus padres, en su casa paterna convertida a partir de entonces en un punto de enlace, donde se recibían y transmitían mensajes, armas que a la vez eran reparadas, cartuchos de caza que eran recargados con perdigones, medicinas y se confeccionaban brazaletes, etc.<br />
<br />
En [[noviembre]] de [[1958]] son trasladados para el Campamento de la Cuaba, participando en numerosas acciones en las zonas de la Cuaba, Camazán, los Haites, la Mina, San Germán, entre otros sitios. Entre las acciones que pueden señalarse se encuentra el tiroteo a los reflectores de la cárcel de Holguín y ataque a la Shell.<br />
<br />
==Triunfo de la Revolución==<br />
El triunfo de la insurrección lo sorprende en la toma de San Germán y pasa para la ciudad de Holguín, donde es designado a formar parte de la [[Policía Nacional Revolucionaria]] con el grado do Cabo. Es destacado en la zona de [[Sagua de Tánamo]] en unión de su hermano, permaneció allí cinco meses en trabajos organizativos en la Carpeta. Pasa a formar parte de la Policía Motorizada de la que es fundador bajo el mando de Julián Rizo Álvarez.<br />
<br />
Responde presente al producirse el criminal [[ataque a Playa Girón]] y es atrincherado en las costas de [[Gibara]], al mando del Capitán Miguel Rigual. Es trasladado para la motorizada de la ciudad de [[La Habana]], donde muere en cumplimiento del deber en un tragico accidente, al perseguir a un grupo de mercenarios de Playa Giron fugado que trataban de evadir el peso de la justicia revolucionaria, el día [[27 de septiembre]] de [[1961]].<br />
<br />
==Fuente==<br />
<br />
* Everto Hidalgo Sierra, combatiente del Ejército Rebelde, conocido por: "El Gato" (nombre de Guerra). Holguín, 11 de diciembre de 1981. Año del XX Aniversario de Girón.<br />
<br />
[[Category:Combatientes de Playa Girón]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Hardware&diff=2226603Hardware2014-05-15T14:06:53Z<p>Isis06017 jc.hlg: /* Unidad Central de Procesamiento */</p>
<hr />
<div>{{Otros usos|este=Hardware|Hardware (desambiguación)}}<br />
<div align="justify"><br />
{{Definición|Nombre=Hardware|imagen=Hardwarenews.jpg |concepto=Hardware: Son todos los dispositivos físicos que integran a un PC, como [[Placa base]], [[Unidad central de procesamiento]], [[Monitor de computadoras]], [[Teclado]], etc.}}'''Hardware''': (pronunciación AFI: /ˈhɑːdˌwɛə/ ó /ˈhɑɹdˌwɛɚ/) corresponde a todas las partes físicas y tangibles de una [[Computadora|computadora]], sus [[Componentes eléctricos|componentes eléctricos]], electromecánicos y mecánicos; sus cables, gabinetes o cajas, [[Periféricos|periféricos]] de todo tipo y cualquier otro elemento físico involucrado; contrariamente al soporte lógico e intangible que es llamado [[Software|software]]. Término propio del idioma inglés (literalmente traducido: partes blandas o suaves), su traducción al español no tiene un significado acorde, por tal motivo se la ha adoptado tal cual es y suena; la [[Real Academia Española|Real Academia Española&nbsp;]]&nbsp; lo define como «'''Conjunto de los componentes que integran la parte material de una computadora'''». <br> <br />
<br />
Un sistema informático se compone de una unidad central de procesamiento ([[Unidad central de procesamiento|CPU]]), encargada de procesar los datos, uno o varios periféricos de entrada, los que permiten el ingreso de la información y uno o varios periféricos de salida, los que posibilitan dar salida (normalmente en forma visual o auditiva) a los datos procesados.<br> <br />
<br />
== Tipos de hardware<br> ==<br />
<br />
El [[Hardware]] aparece en dos categorías: por un lado, el "básico", que abarca el conjunto de componentes indispensables necesarios para otorgar la funcionalidad mínima a una computadora, y por otro lado, el "[[Hardware complementario|Hardware complementario]]", que, como su nombre indica, es el utilizado para realizar funciones específicas (más allá de las básicas), no estrictamente necesarias para el funcionamiento de la computadora.[[Image:MC68HC11 microcontroller.jpg|thumb|right|297x222px|Microcontrolador Motorola 68HC11 y chips de soporte que podrían constituir el hardware de un equipo electrónico industrial.]] <br />
<br />
Así es que: Un medio de entrada de datos, la unidad de procesamiento y memoria y un medio de salida de datos constituye el "[[Hardware básico|hardware básico]]".&nbsp; <br />
<br />
Los medios de entrada y salida de datos estrictamente indispensables dependen de la aplicación: desde un punto de vista de un usuario común, se debería disponer, al menos, de un [[Teclado|teclado]] y un [[Monitor de computadoras|monitor]] para entrada y salida de información, respectivamente; pero ello no implica que no pueda haber una computadora (por ejemplo controlando un proceso) en la que no sea necesario teclado ni monitor, bien puede ingresar información y sacar sus datos procesados, por ejemplo, a través de una [[Placa de adquisición|placa de adquisición]]/salida de datos.<br> <br />
<br />
Las computadoras son aparatos electrónicos capaces de interpretar y ejecutar instrucciones programadas y almacenadas en su [[Memoria ROM|memoria]], ellas consisten básicamente en operaciones aritmético-lógicas y de entrada/salida. Se reciben las entradas (datos), se las procesa y almacena (procesamiento), y finalmente se producen las salidas (resultados del procesamiento). Por ende todo sistema informático tiene, al menos, componentes y dispositivos hardware dedicados a alguna de las funciones ante dichas; a saber: <br />
<br />
1. Procesamiento: [[Unidad central de procesamiento|Unidad Central de Proceso o CPU]]<br> 2. Almacenamiento: [[ROM memorias de sólo lectura|Memorias]]<br> 3. Entrada: Periféricos de Entrada (E)<br> 4. Salida: Periféricos de salida (S)<br> 5. Entrada/Salida: Periféricos mixtos (E/S) <br />
<br />
Desde un punto de vista básico y general, un dispositivo de entrada es el que provee el medio para permitir el ingreso de información, datos y programas (lectura); un dispositivo de salida brinda el medio para registrar la información y datos de salida (escritura); la memoria otorga la capacidad de almacenamiento, temporal o permanente (almacenamiento); y la CPU provee la capacidad de cálculo y procesamiento de la información ingresada (transformación). <br />
<br />
Un periférico mixto es aquél que puede cumplir funciones tanto de entrada como de salida, el ejemplo más típico es el disco rígido (ya que en él se lee y se graba información y datos).<br> <br />
<br />
== Unidad Central de Procesamiento<br> ==<br />
<br />
La CPU, siglas en inglés de [[Unidad central de procesamiento|Unidad Central de Procesamiento]], es la componente fundamental del computador, [[Image:AMD X2 3600.jpg|thumb|right|297x222px|AMD X2 3600]]encargada de interpretar y ejecutar instrucciones y de procesar datos. En los computadores modernos, la función de la CPU la realiza uno o más microprocesadores. Se conoce como microprocesador a un CPU que es manufacturado como un único circuito integrado.<br> <br />
<br />
Un servidor de [[Red de computadoras|red]] o una máquina de cálculo de alto rendimiento ('''supercomputación'''), puede tener varios, incluso miles de microprocesadores trabajando simultáneamente o en paralelo ('''multiprocesamiento'''); en este caso, todo ese conjunto conforma la CPU de la máquina. <br />
<br />
Las unidades centrales de proceso ([[Unidad central de procesamiento|CPU]]) en la forma de un único microprocesador no sólo están presentes en las [[Historia de la computación|computadoras personales]] (PC), sino también en otros tipos de dispositivos que incorporan una cierta capacidad de proceso o "inteligencia electrónica"; como pueden ser: controladores de procesos industriales , televisores, automóviles, calculadores, aviones, teléfonos móviles, electrodomésticos, juguetes y muchos más.<br> <br />
<br />
El microprocesador se monta en la llamada [[Placa base|placa madre]], sobre el un [[Zocket|zócalo]] conocido como zócalo de CPU, que [[Image:Placa-base.jpg|thumb|left|297x222px|Placa base]]permite además las conexiones eléctricas entre los circuitos de la placa y el procesador. Sobre el procesador y ajustado a la tarjeta madre se fija un disipador de calor, que por lo general es de aluminio, en algunos casos de cobre; éste es indispensable en los microprocesadores que consumen bastante energía, la cual, en gran parte, es emitida en forma de calor: En algunos casos pueden consumir tanta energía como una lámpara incandescente de 40 a 130 vatios. <br />
<br />
La gran mayoría de los circuitos electrónicos e integrados que componen el hardware del computador van montados en la placa madre. <br />
<br />
La placa madre, también conocida como [[Placa base|placa base]] o con el anglicismo board, es un gran circuito impreso sobre el que se suelda los [[chipset]], las ranuras de expansión ([[slots]]), los zócalos, conectores, diversos integrados, etc. Es el soporte fundamental que aloja y comunica a todos los demás componentes por medio de: Procesador, módulos de [[Memoria RAM|memoria RAM]], [[Tarjetas gráficas|tarjetas gráficas]], [[tarjetas de expansión]], periféricos de entrada y salida. Para comunicar esos componentes, la placa base posee una serie de buses con los cuales se trasmiten los datos dentro y hacia afuera del sistema. <br />
<br />
La tendencia de integración ha hecho que la placa base se convierta en un elemento que incluye también la mayoría de las funciones básicas (vídeo, audio, red, [[Puertos físicos de la Computadora|puertos&nbsp;]] de varios tipos), funciones que antes se realizaban con tarjetas de expansión. Aunque ello no excluye la capacidad de instalar otras tarjetas adicionales específicas, tales como [[Tarjeta capturadoras de vídeo|capturadoras de vídeo]], Tarjetas de [[adquisición de datos]], etc.<br><br />
<br />
== Memoria RAM<br> ==<br />
<br />
La RAM es la memoria utilizada en una computadora para el almacenamiento transitorio y de trabajo no masivo. Almacena temporalmente la información, datos y programas que la Unidad de Procesamiento (CPU) lee, procesa y ejecuta. La memoria RAM es conocida como Memoria principal de la computadora, también como "'''Central o de Trabajo'''";&nbsp; a diferencia de las llamadas memorias auxiliares y de almacenamiento masivo (como [[Discos duros|discos duros]], cintas magnéticas u otras [[Memoria (informática)|memorias]]).<br> <br />
<br />
La memoria RAM de un computador se provee de fábrica e instala en lo que se conoce como “módulos”. Ellos albergan varios [[Circuito integrado|circuitos integrados]] de memoria DRAM que, conjuntamente, conforman toda la memoria principal.<br> <br />
<br />
=== Módulo de memoria RAM dinámica<br> ===<br />
<br />
Entre las tecnologías recientes para integrados de memoria DRAM usados en los módulos RAM se encuentran: <br />
<br />
#SDR SDRAM Memoria con un ciclo sencillo de acceso por ciclo de [[Reloj|reloj]]. Actualmente en desuso, fue popular en [[Image:Memorias ram.jpg|thumb|right|297x222px|Memorias RAM con tecnologías usadas en la actualidad.]]los equipos basados en el [[Pentium III|Pentium III]] y los primeros [[Sistema de numeración de los microprocesadores de Intel|Pentium 4]]. <br />
#DDR SDRAM Memoria con un ciclo doble y acceso anticipado a dos posiciones de memoria consecutivas. Fue popular en equipos basados en los procesadores [[Sistema de numeración de los microprocesadores de Intel|Pentium 4]] y [[Athlon 64|Athlon 64]]. <br />
#DDR2 SDRAM Memoria con un ciclo doble y acceso anticipado a cuatro posiciones de memoria consecutivas. Es la memoria más usada actualmente. <br />
#DDR3 SDRAM Memoria con un ciclo doble y acceso anticipado a ocho posiciones de memoria consecutivas. Es un tipo de memoria en auge, pero por su costo sólo es utilizada en equipos de gama alta.<br />
<br />
Los estándares JEDEC, establecen las características eléctricas y las físicas de los módulos, incluyendo las dimensiones del [[Circuito impreso|circuito impreso]]. <br />
<br />
Los estándares usados actualmente son: <br />
<br />
*DIMM(del inglés Dual In Line Memory Module) con presentacion de 168 pines (usadas con SDR y otras tecnologías antiguas), 184 pines (usadas con DDR y el obsoleto SIMM) y 240 (para las tecnologías de memoria DDR2 y DDR3). <br />
*SO-DIMM para [[Computadores portátiles|computadores portátiles]], es una miniaturización de la versión DIMM en cada tecnología. Existen de 144 pines (usadas con SDR), 200 pines (usadas con DDR y DDR2) y 240 pines (para DDR3).<br />
<br />
=== Memorias RAM especiales<br> ===<br />
<br />
Hay memorias RAM con características que las hacen particulares, y que normalmente no se utilizan como memoria [[Image:Memoria-ram.jpg|thumb|right|297x222px|Modulos de memoria RAM instalados.]]central de la computadora; entre ellas se puede mencionar: <br />
<br />
#SRAM: Siglas de Static Random Access Memory. Es un tipo de memoria más rápida que la DRAM (Dynamic RAM). El término "estática" se deriva del hecho que no necesita el refresco de sus datos. La RAM estática no necesita circuito de refresco, pero ocupa más espacio y utiliza más energía que la DRAM. Este tipo de memoria, debido a su alta velocidad, es usada como [[Memoria caché|memoria caché]]. <br />
#NVRAM: Siglas de Non-Volatile Random Access Memory. Memoria RAM no volátil (mantiene la información en ausencia de alimentación eléctrica). Hoy en día, la mayoría de memorias NVRAM son [[Memoria flash|memorias flash]], muy usadas para teléfonos móviles y reproductores portátiles de MP3. <br />
#VRAM: Siglas de Video Random Access Memory. Es un tipo de memoria RAM que se utiliza en las tarjetas gráficas del computador. La característica particular de esta clase de memoria es que es accesible de forma simultánea por dos dispositivos. Así, es posible que la CPU grabe información en ella, al tiempo que se leen los datos que serán visualizados en el Monitor de computadora.<br />
<br />
== Periféricos<br> ==<br />
<br />
Se entiende por periférico a las unidades o dispositivos que permiten a la computadora comunicarse con el exterior, [[Image:Impresora-a-chorro-de-tinta.jpg|thumb|right|100px|Impresora de inyección de tinta.]][[Image:19144.jpg|thumb|left|100px|Teclado para PC inalámbrico.]]esto es, tanto ingresar como exteriorizar información y datos. Los periféricos son los que permiten realizar las operaciones conocidas como de entrada/salida (E/S).<br> <br />
<br />
=== Periféricos de entrada (E)<br> ===<br />
<br />
Entre los periféricos de entrada se puede mencionar: [[Teclado|teclado]], mouse o ratón, [[Escáner de computadora|escáner]], micrófono, cámara web , [[Image:63056.png|thumb|left|100px|Ratón (Mouse) común alámbrico.]]lectores ópticos de código de barras, Joystick, lectora de CD o DVD (sólo lectoras), placas de [[Image:Composicion-disco-duro.jpg|thumb|right|100px|Partes del disco duro]]adquisición/conversión de datos, etc.<br> <br />
<br />
=== Periféricos de salida (S)<br> ===<br />
<br />
Son aquellos que permiten emitir o dar salida a la información resultante de las operaciones realizadas por la [[Unidad central de procesamiento|CPU]] (procesamiento).Los dispositivos más comunes de este grupo son los [[Monitor de computadoras|monitores clásicos]] (no de pantalla táctil), las [[Impresoras|impresoras]], y los altavoces. <br> <br />
<br />
=== Periféricos mixtos (E/S)<br> ===<br />
<br />
Son aquellos dispositivos que pueden operar de ambas formas: tanto de entrada como de salida. Típicamente, se puede mencionar como periféricos mixtos o de Entrada/Salida a: discos rígidos, [[Disquetes|disquetes]], unidades de cinta magnética, lecto-grabadoras de CD/DVD, discos ZIP, etc. También entran en este rango, con sutil diferencia, otras unidades, tales como: [[Memoria flash|Memoria flash]], [[Tarjeta de red|tarjetas de red]], [[Módem|módems]], placas de captura/salida de vídeo, etc. <br><br />
<br />
== Hardware gráfico<br> ==<br />
<br />
El hardware gráfico lo constituyen básicamente las [[Tarjetas de video|tarjetas de video]]. Actualmente poseen su propia memoria y [[Image:Placaimages.jpeg|thumb|right|200x150px|GPU de Nvidia GeForce.]]unidad de procesamiento, esta última llamada unidad de procesamiento gráfico (o GPU, siglas en inglés de Graphics Processing Unit). El objetivo básico de la GPU es realizar exclusivamente procesamiento gráfico, liberando al procesador principal (CPU) de esa costosa tarea (en tiempo) para que pueda así efectuar otras funciones más eficientemente. Antes de esas tarjetas de video con aceleradores, era el procesador principal el encargado de construir la imagen mientras la sección de video (sea tarjeta o de la [[Placa base|placa base]]) era simplemente un traductor de las señales binarias a las señales requeridas por el [[Monitor de computadoras|monitor]]; y buena parte de la memoria principal (RAM) de la computadora también era utilizada para estos fines.<br> <br />
<br />
Desde la década de [[1990|1990]], la evolución en el procesamiento gráfico ha tenido un crecimiento vertiginoso; las actuales animaciones por computadoras y [[Desarrollo de Videojuegos|videojuegos]] eran impensables veinte años atrás.<br><br />
<br />
== Véase también<br> ==<br />
*[[Placa base|Placa base.]]<br> <br />
*[[ROM memorias de sólo lectura|ROM memorias de sólo lectura.]]<br> <br />
*[[Memoria RAM|RAM memorias.]]<br> <br />
*[[Tarjeta de red|Tarjeta de red.]]<br> <br />
*[[Monitor de computadoras|Monitor de computadoras.]]<br> <br />
*[[Teclado|Teclado.]]<br> <br />
*[[Impresoras|Impresoras.]]<br> <br />
*[[BIOS|Bios.]]<br> <br />
*[[Modem|Modem.]]<br> <br />
*[[Chipset|Chipset.]]<br> <br />
*[[VGA|VGA.]]<br> <br />
*[[Periféricos|Periféricos.]]<br> <br />
*[[Unidad central de procesamiento|Unidad central de procesamiento.]]<br> <br />
*[[Tecnología Dual Channel|Tecnología Dual Channel.]]<br> <br />
*[[Sistema de numeración de los microprocesadores de Intel|Sistema de numeración de los microprocesadores de Intel.]]<br><br />
*[[Interrupción de Hardware]]<br><br />
<br />
== Fuente ==<br />
<br />
[http://www.mastermagazine.info/termino/4384.php Portal de tecnologia.]<br> <br />
<br />
[http://buscon.rae.es/draeI/SrvltConsulta?TIPO_BUS=3&LEMA=hardware Definición de Hardware por la RAE.]<br> <br />
<br />
[http://www.columbia.edu/acis/history/generations.html Origen de las generaciones.]<br> <br />
<br />
[http://www.laflecha.net/canales/ciencia/200407281 Diario de Ciencia y Tecnología.]<br> <br />
<br />
*Hennessy, John L.; Patterson, David A. (1995). Organización y diseño de computadores&nbsp;: la interfaz hardware/software, traducción al español por Juan Manuel Sánchez, revisión técnica Antonio Vaquero., 2a. ed. edición, Madrid - Buenos Aires.<br> <br />
<br />
<br> <br />
<br />
[[Category:Ciencias_Aplicadas_y_Tecnologías]] [[Category:Ciencias_informáticas_y_Telecomunicaciones]] [[Category:Ciencias_informáticas]] [[Category:Hardware]] [[Category:Periféricos_de_computadora]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Hardware&diff=2226488Hardware2014-05-15T13:34:23Z<p>Isis06017 jc.hlg: /* Unidad Central de Procesamiento */</p>
<hr />
<div>{{Otros usos|este=Hardware|Hardware (desambiguación)}}<br />
<div align="justify"><br />
{{Definición|Nombre=Hardware|imagen=Hardwarenews.jpg |concepto=Hardware: Son todos los dispositivos físicos que integran a un PC, como [[Placa base]], [[Unidad central de procesamiento]], [[Monitor de computadoras]], [[Teclado]], etc.}}'''Hardware''': (pronunciación AFI: /ˈhɑːdˌwɛə/ ó /ˈhɑɹdˌwɛɚ/) corresponde a todas las partes físicas y tangibles de una [[Computadora|computadora]], sus [[Componentes eléctricos|componentes eléctricos]], electromecánicos y mecánicos; sus cables, gabinetes o cajas, [[Periféricos|periféricos]] de todo tipo y cualquier otro elemento físico involucrado; contrariamente al soporte lógico e intangible que es llamado [[Software|software]]. Término propio del idioma inglés (literalmente traducido: partes blandas o suaves), su traducción al español no tiene un significado acorde, por tal motivo se la ha adoptado tal cual es y suena; la [[Real Academia Española|Real Academia Española&nbsp;]]&nbsp; lo define como «'''Conjunto de los componentes que integran la parte material de una computadora'''». <br> <br />
<br />
Un sistema informático se compone de una unidad central de procesamiento ([[Unidad central de procesamiento|CPU]]), encargada de procesar los datos, uno o varios periféricos de entrada, los que permiten el ingreso de la información y uno o varios periféricos de salida, los que posibilitan dar salida (normalmente en forma visual o auditiva) a los datos procesados.<br> <br />
<br />
== Tipos de hardware<br> ==<br />
<br />
El [[Hardware]] aparece en dos categorías: por un lado, el "básico", que abarca el conjunto de componentes indispensables necesarios para otorgar la funcionalidad mínima a una computadora, y por otro lado, el "[[Hardware complementario|Hardware complementario]]", que, como su nombre indica, es el utilizado para realizar funciones específicas (más allá de las básicas), no estrictamente necesarias para el funcionamiento de la computadora.[[Image:MC68HC11 microcontroller.jpg|thumb|right|297x222px|Microcontrolador Motorola 68HC11 y chips de soporte que podrían constituir el hardware de un equipo electrónico industrial.]] <br />
<br />
Así es que: Un medio de entrada de datos, la unidad de procesamiento y memoria y un medio de salida de datos constituye el "[[Hardware básico|hardware básico]]".&nbsp; <br />
<br />
Los medios de entrada y salida de datos estrictamente indispensables dependen de la aplicación: desde un punto de vista de un usuario común, se debería disponer, al menos, de un [[Teclado|teclado]] y un [[Monitor de computadoras|monitor]] para entrada y salida de información, respectivamente; pero ello no implica que no pueda haber una computadora (por ejemplo controlando un proceso) en la que no sea necesario teclado ni monitor, bien puede ingresar información y sacar sus datos procesados, por ejemplo, a través de una [[Placa de adquisición|placa de adquisición]]/salida de datos.<br> <br />
<br />
Las computadoras son aparatos electrónicos capaces de interpretar y ejecutar instrucciones programadas y almacenadas en su [[Memoria ROM|memoria]], ellas consisten básicamente en operaciones aritmético-lógicas y de entrada/salida. Se reciben las entradas (datos), se las procesa y almacena (procesamiento), y finalmente se producen las salidas (resultados del procesamiento). Por ende todo sistema informático tiene, al menos, componentes y dispositivos hardware dedicados a alguna de las funciones ante dichas; a saber: <br />
<br />
1. Procesamiento: [[Unidad central de procesamiento|Unidad Central de Proceso o CPU]]<br> 2. Almacenamiento: [[ROM memorias de sólo lectura|Memorias]]<br> 3. Entrada: Periféricos de Entrada (E)<br> 4. Salida: Periféricos de salida (S)<br> 5. Entrada/Salida: Periféricos mixtos (E/S) <br />
<br />
Desde un punto de vista básico y general, un dispositivo de entrada es el que provee el medio para permitir el ingreso de información, datos y programas (lectura); un dispositivo de salida brinda el medio para registrar la información y datos de salida (escritura); la memoria otorga la capacidad de almacenamiento, temporal o permanente (almacenamiento); y la CPU provee la capacidad de cálculo y procesamiento de la información ingresada (transformación). <br />
<br />
Un periférico mixto es aquél que puede cumplir funciones tanto de entrada como de salida, el ejemplo más típico es el disco rígido (ya que en él se lee y se graba información y datos).<br> <br />
<br />
== Unidad Central de Procesamiento<br> ==<br />
<br />
La CPU, siglas en inglés de [[Unidad central de procesamiento|Unidad Central de Procesamiento]], es la componente fundamental del computador, [[Image:AMD X2 3600.jpg|thumb|right|297x222px|AMD X2 3600]]encargada de interpretar y ejecutar instrucciones y de procesar datos. En los computadores modernos, la función de la CPU la realiza uno o más microprocesadores. Se conoce como microprocesador a un CPU que es manufacturado como un único circuito integrado.<br> <br />
<br />
Un servidor de [[Red de computadoras|red]] o una máquina de cálculo de alto rendimiento ('''supercomputación'''), puede tener varios, incluso miles de microprocesadores trabajando simultáneamente o en paralelo ('''multiprocesamiento'''); en este caso, todo ese conjunto conforma la CPU de la máquina. <br />
<br />
Las unidades centrales de proceso ([[Unidad central de procesamiento|CPU]]) en la forma de un único microprocesador no sólo están presentes en las [[Historia de la computación|computadoras personales]] (PC), sino también en otros tipos de dispositivos que incorporan una cierta capacidad de proceso o "inteligencia electrónica"; como pueden ser: controladores de procesos industriales , televisores, automóviles, calculadores, aviones, teléfonos móviles, electrodomésticos, juguetes y muchos más.<br> <br />
<br />
El microprocesador se monta en la llamada [[Placa base|placa madre]], sobre el un [[Zocket|zócalo]] conocido como zócalo de CPU, que [[Image:Placa-base.jpg|thumb|left|297x222px|Placa base]]permite además las conexiones eléctricas entre los circuitos de la placa y el procesador. Sobre el procesador y ajustado a la tarjeta madre se fija un disipador de calor, que por lo general es de aluminio, en algunos casos de cobre; éste es indispensable en los microprocesadores que consumen bastante energía, la cual, en gran parte, es emitida en forma de calor: En algunos casos pueden consumir tanta energía como una lámpara incandescente de 40 a 130 vatios. <br />
<br />
La gran mayoría de los circuitos electrónicos e integrados que componen el hardware del computador van montados en la placa madre. <br />
<br />
La placa madre, también conocida como [[Placa base|placa base]] o con el anglicismo board, es un gran circuito impreso sobre el que se suelda el [[Chipset|chipset]], las ranuras de expansión ([[Slots|slots]]), los zócalos, conectores, diversos integrados, etc. Es el soporte fundamental que aloja y comunica a todos los demás componentes por medio de: Procesador, módulos de [[Memoria RAM|memoria RAM]], [[Tarjetas gráficas|tarjetas gráficas]], [[Tarjetas de expansión|tarjetas de expansión]], periféricos de entrada y salida. Para comunicar esos componentes, la placa base posee una serie de buses con los cuales se trasmiten los datos dentro y hacia afuera del sistema. <br />
<br />
La tendencia de integración ha hecho que la placa base se convierta en un elemento que incluye también la mayoría de las funciones básicas (vídeo, audio, red, [[Puertos físicos de la Computadora|puertos&nbsp;]] de varios tipos), funciones que antes se realizaban con tarjetas de expansión. Aunque ello no excluye la capacidad de instalar otras tarjetas adicionales específicas, tales como [[Tarjeta capturadoras de vídeo|capturadoras de vídeo]], Tarjetas de [[adquisición de datos]], etc.<br><br />
<br />
== Memoria RAM<br> ==<br />
<br />
La RAM es la memoria utilizada en una computadora para el almacenamiento transitorio y de trabajo (no masivo). Almacena temporalmente la información, datos y programas que la Unidad de Procesamiento (CPU) lee, procesa y ejecuta. La memoria RAM es conocida como Memoria principal de la computadora, también como "'''Central o de Trabajo'''";&nbsp; a diferencia de las llamadas memorias auxiliares y de almacenamiento masivo (como [[Discos duros|discos duros]], cintas magnéticas u otras [[Memoria (informática)|memorias]]).<br> <br />
<br />
La memoria RAM de un computador se provee de fábrica e instala en lo que se conoce como “módulos”. Ellos albergan varios [[Circuito integrado|circuitos integrados]] de memoria DRAM que, conjuntamente, conforman toda la memoria principal.<br> <br />
<br />
=== Módulo de memoria RAM dinámica<br> ===<br />
<br />
Entre las tecnologías recientes para integrados de memoria DRAM usados en los módulos RAM se encuentran: <br />
<br />
#SDR SDRAM Memoria con un ciclo sencillo de acceso por ciclo de [[Reloj|reloj]]. Actualmente en desuso, fue popular en [[Image:Memorias ram.jpg|thumb|right|297x222px|Memorias RAM con tecnologías usadas en la actualidad.]]los equipos basados en el [[Pentium III|Pentium III]] y los primeros [[Sistema de numeración de los microprocesadores de Intel|Pentium 4]]. <br />
#DDR SDRAM Memoria con un ciclo doble y acceso anticipado a dos posiciones de memoria consecutivas. Fue popular en equipos basados en los procesadores [[Sistema de numeración de los microprocesadores de Intel|Pentium 4]] y [[Athlon 64|Athlon 64]]. <br />
#DDR2 SDRAM Memoria con un ciclo doble y acceso anticipado a cuatro posiciones de memoria consecutivas. Es la memoria más usada actualmente. <br />
#DDR3 SDRAM Memoria con un ciclo doble y acceso anticipado a ocho posiciones de memoria consecutivas. Es un tipo de memoria en auge, pero por su costo sólo es utilizada en equipos de gama alta.<br />
<br />
Los estándares JEDEC, establecen las características eléctricas y las físicas de los módulos, incluyendo las dimensiones del [[Circuito impreso|circuito impreso]]. <br />
<br />
Los estándares usados actualmente son: <br />
<br />
*DIMM(del inglés Dual In Line Memory Module) con presentacion de 168 pines (usadas con SDR y otras tecnologías antiguas), 184 pines (usadas con DDR y el obsoleto SIMM) y 240 (para las tecnologías de memoria DDR2 y DDR3). <br />
*SO-DIMM para [[Computadores portátiles|computadores portátiles]], es una miniaturización de la versión DIMM en cada tecnología. Existen de 144 pines (usadas con SDR), 200 pines (usadas con DDR y DDR2) y 240 pines (para DDR3).<br />
<br />
=== Memorias RAM especiales<br> ===<br />
<br />
Hay memorias RAM con características que las hacen particulares, y que normalmente no se utilizan como memoria [[Image:Memoria-ram.jpg|thumb|right|297x222px|Modulos de memoria RAM instalados.]]central de la computadora; entre ellas se puede mencionar: <br />
<br />
#SRAM: Siglas de Static Random Access Memory. Es un tipo de memoria más rápida que la DRAM (Dynamic RAM). El término "estática" se deriva del hecho que no necesita el refresco de sus datos. La RAM estática no necesita circuito de refresco, pero ocupa más espacio y utiliza más energía que la DRAM. Este tipo de memoria, debido a su alta velocidad, es usada como [[Memoria caché|memoria caché]]. <br />
#NVRAM: Siglas de Non-Volatile Random Access Memory. Memoria RAM no volátil (mantiene la información en ausencia de alimentación eléctrica). Hoy en día, la mayoría de memorias NVRAM son [[Memoria flash|memorias flash]], muy usadas para teléfonos móviles y reproductores portátiles de MP3. <br />
#VRAM: Siglas de Video Random Access Memory. Es un tipo de memoria RAM que se utiliza en las tarjetas gráficas del computador. La característica particular de esta clase de memoria es que es accesible de forma simultánea por dos dispositivos. Así, es posible que la CPU grabe información en ella, al tiempo que se leen los datos que serán visualizados en el Monitor de computadora.<br />
<br />
== Periféricos<br> ==<br />
<br />
Se entiende por periférico a las unidades o dispositivos que permiten a la computadora comunicarse con el exterior, [[Image:Impresora-a-chorro-de-tinta.jpg|thumb|right|100px|Impresora de inyección de tinta.]][[Image:19144.jpg|thumb|left|100px|Teclado para PC inalámbrico.]]esto es, tanto ingresar como exteriorizar información y datos. Los periféricos son los que permiten realizar las operaciones conocidas como de entrada/salida (E/S).<br> <br />
<br />
=== Periféricos de entrada (E)<br> ===<br />
<br />
Entre los periféricos de entrada se puede mencionar: [[Teclado|teclado]], mouse o ratón, [[Escáner de computadora|escáner]], micrófono, cámara web , [[Image:63056.png|thumb|left|100px|Ratón (Mouse) común alámbrico.]]lectores ópticos de código de barras, Joystick, lectora de CD o DVD (sólo lectoras), placas de [[Image:Composicion-disco-duro.jpg|thumb|right|100px|Partes del disco duro]]adquisición/conversión de datos, etc.<br> <br />
<br />
=== Periféricos de salida (S)<br> ===<br />
<br />
Son aquellos que permiten emitir o dar salida a la información resultante de las operaciones realizadas por la [[Unidad central de procesamiento|CPU]] (procesamiento).Los dispositivos más comunes de este grupo son los [[Monitor de computadoras|monitores clásicos]] (no de pantalla táctil), las [[Impresoras|impresoras]], y los altavoces. <br> <br />
<br />
=== Periféricos mixtos (E/S)<br> ===<br />
<br />
Son aquellos dispositivos que pueden operar de ambas formas: tanto de entrada como de salida. Típicamente, se puede mencionar como periféricos mixtos o de Entrada/Salida a: discos rígidos, [[Disquetes|disquetes]], unidades de cinta magnética, lecto-grabadoras de CD/DVD, discos ZIP, etc. También entran en este rango, con sutil diferencia, otras unidades, tales como: [[Memoria flash|Memoria flash]], [[Tarjeta de red|tarjetas de red]], [[Módem|módems]], placas de captura/salida de vídeo, etc. <br><br />
<br />
== Hardware gráfico<br> ==<br />
<br />
El hardware gráfico lo constituyen básicamente las [[Tarjetas de video|tarjetas de video]]. Actualmente poseen su propia memoria y [[Image:Placaimages.jpeg|thumb|right|200x150px|GPU de Nvidia GeForce.]]unidad de procesamiento, esta última llamada unidad de procesamiento gráfico (o GPU, siglas en inglés de Graphics Processing Unit). El objetivo básico de la GPU es realizar exclusivamente procesamiento gráfico, liberando al procesador principal (CPU) de esa costosa tarea (en tiempo) para que pueda así efectuar otras funciones más eficientemente. Antes de esas tarjetas de video con aceleradores, era el procesador principal el encargado de construir la imagen mientras la sección de video (sea tarjeta o de la [[Placa base|placa base]]) era simplemente un traductor de las señales binarias a las señales requeridas por el [[Monitor de computadoras|monitor]]; y buena parte de la memoria principal (RAM) de la computadora también era utilizada para estos fines.<br> <br />
<br />
Desde la década de [[1990|1990]], la evolución en el procesamiento gráfico ha tenido un crecimiento vertiginoso; las actuales animaciones por computadoras y [[Desarrollo de Videojuegos|videojuegos]] eran impensables veinte años atrás.<br><br />
<br />
== Véase también<br> ==<br />
*[[Placa base|Placa base.]]<br> <br />
*[[ROM memorias de sólo lectura|ROM memorias de sólo lectura.]]<br> <br />
*[[Memoria RAM|RAM memorias.]]<br> <br />
*[[Tarjeta de red|Tarjeta de red.]]<br> <br />
*[[Monitor de computadoras|Monitor de computadoras.]]<br> <br />
*[[Teclado|Teclado.]]<br> <br />
*[[Impresoras|Impresoras.]]<br> <br />
*[[BIOS|Bios.]]<br> <br />
*[[Modem|Modem.]]<br> <br />
*[[Chipset|Chipset.]]<br> <br />
*[[VGA|VGA.]]<br> <br />
*[[Periféricos|Periféricos.]]<br> <br />
*[[Unidad central de procesamiento|Unidad central de procesamiento.]]<br> <br />
*[[Tecnología Dual Channel|Tecnología Dual Channel.]]<br> <br />
*[[Sistema de numeración de los microprocesadores de Intel|Sistema de numeración de los microprocesadores de Intel.]]<br><br />
*[[Interrupción de Hardware]]<br><br />
<br />
== Fuente ==<br />
<br />
[http://www.mastermagazine.info/termino/4384.php Portal de tecnologia.]<br> <br />
<br />
[http://buscon.rae.es/draeI/SrvltConsulta?TIPO_BUS=3&LEMA=hardware Definición de Hardware por la RAE.]<br> <br />
<br />
[http://www.columbia.edu/acis/history/generations.html Origen de las generaciones.]<br> <br />
<br />
[http://www.laflecha.net/canales/ciencia/200407281 Diario de Ciencia y Tecnología.]<br> <br />
<br />
*Hennessy, John L.; Patterson, David A. (1995). Organización y diseño de computadores&nbsp;: la interfaz hardware/software, traducción al español por Juan Manuel Sánchez, revisión técnica Antonio Vaquero., 2a. ed. edición, Madrid - Buenos Aires.<br> <br />
<br />
<br> <br />
<br />
[[Category:Ciencias_Aplicadas_y_Tecnologías]] [[Category:Ciencias_informáticas_y_Telecomunicaciones]] [[Category:Ciencias_informáticas]] [[Category:Hardware]] [[Category:Periféricos_de_computadora]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Hardware&diff=2226511Hardware2014-05-15T13:32:38Z<p>Isis06017 jc.hlg: /* Memoria RAM */</p>
<hr />
<div>{{Otros usos|este=Hardware|Hardware (desambiguación)}}<br />
<div align="justify"><br />
{{Definición|Nombre=Hardware|imagen=Hardwarenews.jpg |concepto=Hardware: Son todos los dispositivos físicos que integran a un PC, como [[Placa base]], [[Unidad central de procesamiento]], [[Monitor de computadoras]], [[Teclado]], etc.}}'''Hardware''': (pronunciación AFI: /ˈhɑːdˌwɛə/ ó /ˈhɑɹdˌwɛɚ/) corresponde a todas las partes físicas y tangibles de una [[Computadora|computadora]], sus [[Componentes eléctricos|componentes eléctricos]], electromecánicos y mecánicos; sus cables, gabinetes o cajas, [[Periféricos|periféricos]] de todo tipo y cualquier otro elemento físico involucrado; contrariamente al soporte lógico e intangible que es llamado [[Software|software]]. Término propio del idioma inglés (literalmente traducido: partes blandas o suaves), su traducción al español no tiene un significado acorde, por tal motivo se la ha adoptado tal cual es y suena; la [[Real Academia Española|Real Academia Española&nbsp;]]&nbsp; lo define como «'''Conjunto de los componentes que integran la parte material de una computadora'''». <br> <br />
<br />
Un sistema informático se compone de una unidad central de procesamiento ([[Unidad central de procesamiento|CPU]]), encargada de procesar los datos, uno o varios periféricos de entrada, los que permiten el ingreso de la información y uno o varios periféricos de salida, los que posibilitan dar salida (normalmente en forma visual o auditiva) a los datos procesados.<br> <br />
<br />
== Tipos de hardware<br> ==<br />
<br />
El [[Hardware]] aparece en dos categorías: por un lado, el "básico", que abarca el conjunto de componentes indispensables necesarios para otorgar la funcionalidad mínima a una computadora, y por otro lado, el "[[Hardware complementario|Hardware complementario]]", que, como su nombre indica, es el utilizado para realizar funciones específicas (más allá de las básicas), no estrictamente necesarias para el funcionamiento de la computadora.[[Image:MC68HC11 microcontroller.jpg|thumb|right|297x222px|Microcontrolador Motorola 68HC11 y chips de soporte que podrían constituir el hardware de un equipo electrónico industrial.]] <br />
<br />
Así es que: Un medio de entrada de datos, la unidad de procesamiento y memoria y un medio de salida de datos constituye el "[[Hardware básico|hardware básico]]".&nbsp; <br />
<br />
Los medios de entrada y salida de datos estrictamente indispensables dependen de la aplicación: desde un punto de vista de un usuario común, se debería disponer, al menos, de un [[Teclado|teclado]] y un [[Monitor de computadoras|monitor]] para entrada y salida de información, respectivamente; pero ello no implica que no pueda haber una computadora (por ejemplo controlando un proceso) en la que no sea necesario teclado ni monitor, bien puede ingresar información y sacar sus datos procesados, por ejemplo, a través de una [[Placa de adquisición|placa de adquisición]]/salida de datos.<br> <br />
<br />
Las computadoras son aparatos electrónicos capaces de interpretar y ejecutar instrucciones programadas y almacenadas en su [[Memoria ROM|memoria]], ellas consisten básicamente en operaciones aritmético-lógicas y de entrada/salida. Se reciben las entradas (datos), se las procesa y almacena (procesamiento), y finalmente se producen las salidas (resultados del procesamiento). Por ende todo sistema informático tiene, al menos, componentes y dispositivos hardware dedicados a alguna de las funciones ante dichas; a saber: <br />
<br />
1. Procesamiento: [[Unidad central de procesamiento|Unidad Central de Proceso o CPU]]<br> 2. Almacenamiento: [[ROM memorias de sólo lectura|Memorias]]<br> 3. Entrada: Periféricos de Entrada (E)<br> 4. Salida: Periféricos de salida (S)<br> 5. Entrada/Salida: Periféricos mixtos (E/S) <br />
<br />
Desde un punto de vista básico y general, un dispositivo de entrada es el que provee el medio para permitir el ingreso de información, datos y programas (lectura); un dispositivo de salida brinda el medio para registrar la información y datos de salida (escritura); la memoria otorga la capacidad de almacenamiento, temporal o permanente (almacenamiento); y la CPU provee la capacidad de cálculo y procesamiento de la información ingresada (transformación). <br />
<br />
Un periférico mixto es aquél que puede cumplir funciones tanto de entrada como de salida, el ejemplo más típico es el disco rígido (ya que en él se lee y se graba información y datos).<br> <br />
<br />
== Unidad Central de Procesamiento<br> ==<br />
<br />
La CPU, siglas en inglés de [[Unidad central de procesamiento|Unidad Central de Procesamiento]], es la componente fundamental del computador, [[Image:AMD X2 3600.jpg|thumb|right|297x222px|AMD X2 3600]]encargada de interpretar y ejecutar instrucciones y de procesar datos. En los computadores modernos, la función de la CPU la realiza uno o más microprocesadores. Se conoce como microprocesador a un CPU que es manufacturado como un único circuito integrado.<br> <br />
<br />
Un servidor de [[Red de computadoras|red]] o una máquina de cálculo de alto rendimiento ('''supercomputación'''), puede tener varios, incluso miles de microprocesadores trabajando simultáneamente o en paralelo ('''multiprocesamiento'''); en este caso, todo ese conjunto conforma la CPU de la máquina. <br />
<br />
Las unidades centrales de proceso ([[Unidad central de procesamiento|CPU]]) en la forma de un único microprocesador no sólo están presentes en las [[Historia de la computación|computadoras personales]] (PC), sino también en otros tipos de dispositivos que incorporan una cierta capacidad de proceso o "inteligencia electrónica"; como pueden ser: controladores de procesos industriales , televisores, automóviles, calculadores, aviones, teléfonos móviles, electrodomésticos, juguetes y muchos más.<br> <br />
<br />
El microprocesador se monta en la llamada [[Placa base|placa madre]], sobre el un [[Zocket|zócalo]] conocido como zócalo de CPU, que [[Image:Placa-base.jpg|thumb|left|297x222px|Placa base]]permite además las conexiones eléctricas entre los circuitos de la placa y el procesador. Sobre el procesador y ajustado a la tarjeta madre se fija un disipador de calor, que por lo general es de aluminio, en algunos casos de cobre; éste es indispensable en los microprocesadores que consumen bastante energía, la cual, en gran parte, es emitida en forma de calor: En algunos casos pueden consumir tanta energía como una lámpara incandescente de 40 a 130 vatios. <br />
<br />
La gran mayoría de los circuitos electrónicos e integrados que componen el hardware del computador van montados en la placa madre. <br />
<br />
La placa madre, también conocida como [[Placa base|placa base]] o con el anglicismo board, es un gran circuito impreso sobre el que se suelda el [[Chipset|chipset]], las ranuras de expansión ([[Slots|slots]]), los zócalos, conectores, diversos integrados, etc. Es el soporte fundamental que aloja y comunica a todos los demás componentes por medio de: Procesador, módulos de [[Memoria RAM|memoria RAM]], [[Tarjetas gráficas|tarjetas gráficas]], [[Tarjetas de expansión|tarjetas de expansión]], periféricos de entrada y salida. Para comunicar esos componentes, la placa base posee una serie de buses con los cuales se trasmiten los datos dentro y hacia afuera del sistema. <br />
<br />
La tendencia de integración ha hecho que la placa base se convierta en un elemento que incluye también la mayoría de las funciones básicas (vídeo, audio, red, [[Puertos físicos de la Computadora|puertos&nbsp;]] de varios tipos), funciones que antes se realizaban con tarjetas de expansión. Aunque ello no excluye la capacidad de instalar otras tarjetas adicionales específicas, tales como [[Tarjeta capturadoras de vídeo|capturadoras de vídeo]], Tarjetas de [[adquisición de datos]], etc.<br><br />
<br />
== Memoria RAM<br> ==<br />
<br />
La RAM es la memoria utilizada en una computadora para el almacenamiento transitorio y de trabajo no masivo. Almacena temporalmente la información, datos y programas que la Unidad de Procesamiento (CPU) lee, procesa y ejecuta. La memoria RAM es conocida como Memoria principal de la computadora, también como "'''Central o de Trabajo'''";&nbsp; a diferencia de las llamadas memorias auxiliares y de almacenamiento masivo (como [[Discos duros|discos duros]], cintas magnéticas u otras [[Memoria (informática)|memorias]]).<br> <br />
<br />
La memoria RAM de un computador se provee de fábrica e instala en lo que se conoce como “módulos”. Ellos albergan varios [[Circuito integrado|circuitos integrados]] de memoria DRAM que, conjuntamente, conforman toda la memoria principal.<br> <br />
<br />
=== Módulo de memoria RAM dinámica<br> ===<br />
<br />
Entre las tecnologías recientes para integrados de memoria DRAM usados en los módulos RAM se encuentran: <br />
<br />
#SDR SDRAM Memoria con un ciclo sencillo de acceso por ciclo de [[Reloj|reloj]]. Actualmente en desuso, fue popular en [[Image:Memorias ram.jpg|thumb|right|297x222px|Memorias RAM con tecnologías usadas en la actualidad.]]los equipos basados en el [[Pentium III|Pentium III]] y los primeros [[Sistema de numeración de los microprocesadores de Intel|Pentium 4]]. <br />
#DDR SDRAM Memoria con un ciclo doble y acceso anticipado a dos posiciones de memoria consecutivas. Fue popular en equipos basados en los procesadores [[Sistema de numeración de los microprocesadores de Intel|Pentium 4]] y [[Athlon 64|Athlon 64]]. <br />
#DDR2 SDRAM Memoria con un ciclo doble y acceso anticipado a cuatro posiciones de memoria consecutivas. Es la memoria más usada actualmente. <br />
#DDR3 SDRAM Memoria con un ciclo doble y acceso anticipado a ocho posiciones de memoria consecutivas. Es un tipo de memoria en auge, pero por su costo sólo es utilizada en equipos de gama alta.<br />
<br />
Los estándares JEDEC, establecen las características eléctricas y las físicas de los módulos, incluyendo las dimensiones del [[Circuito impreso|circuito impreso]]. <br />
<br />
Los estándares usados actualmente son: <br />
<br />
*DIMM(del inglés Dual In Line Memory Module) con presentacion de 168 pines (usadas con SDR y otras tecnologías antiguas), 184 pines (usadas con DDR y el obsoleto SIMM) y 240 (para las tecnologías de memoria DDR2 y DDR3). <br />
*SO-DIMM para [[Computadores portátiles|computadores portátiles]], es una miniaturización de la versión DIMM en cada tecnología. Existen de 144 pines (usadas con SDR), 200 pines (usadas con DDR y DDR2) y 240 pines (para DDR3).<br />
<br />
=== Memorias RAM especiales<br> ===<br />
<br />
Hay memorias RAM con características que las hacen particulares, y que normalmente no se utilizan como memoria [[Image:Memoria-ram.jpg|thumb|right|297x222px|Modulos de memoria RAM instalados.]]central de la computadora; entre ellas se puede mencionar: <br />
<br />
#SRAM: Siglas de Static Random Access Memory. Es un tipo de memoria más rápida que la DRAM (Dynamic RAM). El término "estática" se deriva del hecho que no necesita el refresco de sus datos. La RAM estática no necesita circuito de refresco, pero ocupa más espacio y utiliza más energía que la DRAM. Este tipo de memoria, debido a su alta velocidad, es usada como [[Memoria caché|memoria caché]]. <br />
#NVRAM: Siglas de Non-Volatile Random Access Memory. Memoria RAM no volátil (mantiene la información en ausencia de alimentación eléctrica). Hoy en día, la mayoría de memorias NVRAM son [[Memoria flash|memorias flash]], muy usadas para teléfonos móviles y reproductores portátiles de MP3. <br />
#VRAM: Siglas de Video Random Access Memory. Es un tipo de memoria RAM que se utiliza en las tarjetas gráficas del computador. La característica particular de esta clase de memoria es que es accesible de forma simultánea por dos dispositivos. Así, es posible que la CPU grabe información en ella, al tiempo que se leen los datos que serán visualizados en el Monitor de computadora.<br />
<br />
== Periféricos<br> ==<br />
<br />
Se entiende por periférico a las unidades o dispositivos que permiten a la computadora comunicarse con el exterior, [[Image:Impresora-a-chorro-de-tinta.jpg|thumb|right|100px|Impresora de inyección de tinta.]][[Image:19144.jpg|thumb|left|100px|Teclado para PC inalámbrico.]]esto es, tanto ingresar como exteriorizar información y datos. Los periféricos son los que permiten realizar las operaciones conocidas como de entrada/salida (E/S).<br> <br />
<br />
=== Periféricos de entrada (E)<br> ===<br />
<br />
Entre los periféricos de entrada se puede mencionar: [[Teclado|teclado]], mouse o ratón, [[Escáner de computadora|escáner]], micrófono, cámara web , [[Image:63056.png|thumb|left|100px|Ratón (Mouse) común alámbrico.]]lectores ópticos de código de barras, Joystick, lectora de CD o DVD (sólo lectoras), placas de [[Image:Composicion-disco-duro.jpg|thumb|right|100px|Partes del disco duro]]adquisición/conversión de datos, etc.<br> <br />
<br />
=== Periféricos de salida (S)<br> ===<br />
<br />
Son aquellos que permiten emitir o dar salida a la información resultante de las operaciones realizadas por la [[Unidad central de procesamiento|CPU]] (procesamiento).Los dispositivos más comunes de este grupo son los [[Monitor de computadoras|monitores clásicos]] (no de pantalla táctil), las [[Impresoras|impresoras]], y los altavoces. <br> <br />
<br />
=== Periféricos mixtos (E/S)<br> ===<br />
<br />
Son aquellos dispositivos que pueden operar de ambas formas: tanto de entrada como de salida. Típicamente, se puede mencionar como periféricos mixtos o de Entrada/Salida a: discos rígidos, [[Disquetes|disquetes]], unidades de cinta magnética, lecto-grabadoras de CD/DVD, discos ZIP, etc. También entran en este rango, con sutil diferencia, otras unidades, tales como: [[Memoria flash|Memoria flash]], [[Tarjeta de red|tarjetas de red]], [[Módem|módems]], placas de captura/salida de vídeo, etc. <br><br />
<br />
== Hardware gráfico<br> ==<br />
<br />
El hardware gráfico lo constituyen básicamente las [[Tarjetas de video|tarjetas de video]]. Actualmente poseen su propia memoria y [[Image:Placaimages.jpeg|thumb|right|200x150px|GPU de Nvidia GeForce.]]unidad de procesamiento, esta última llamada unidad de procesamiento gráfico (o GPU, siglas en inglés de Graphics Processing Unit). El objetivo básico de la GPU es realizar exclusivamente procesamiento gráfico, liberando al procesador principal (CPU) de esa costosa tarea (en tiempo) para que pueda así efectuar otras funciones más eficientemente. Antes de esas tarjetas de video con aceleradores, era el procesador principal el encargado de construir la imagen mientras la sección de video (sea tarjeta o de la [[Placa base|placa base]]) era simplemente un traductor de las señales binarias a las señales requeridas por el [[Monitor de computadoras|monitor]]; y buena parte de la memoria principal (RAM) de la computadora también era utilizada para estos fines.<br> <br />
<br />
Desde la década de [[1990|1990]], la evolución en el procesamiento gráfico ha tenido un crecimiento vertiginoso; las actuales animaciones por computadoras y [[Desarrollo de Videojuegos|videojuegos]] eran impensables veinte años atrás.<br><br />
<br />
== Véase también<br> ==<br />
*[[Placa base|Placa base.]]<br> <br />
*[[ROM memorias de sólo lectura|ROM memorias de sólo lectura.]]<br> <br />
*[[Memoria RAM|RAM memorias.]]<br> <br />
*[[Tarjeta de red|Tarjeta de red.]]<br> <br />
*[[Monitor de computadoras|Monitor de computadoras.]]<br> <br />
*[[Teclado|Teclado.]]<br> <br />
*[[Impresoras|Impresoras.]]<br> <br />
*[[BIOS|Bios.]]<br> <br />
*[[Modem|Modem.]]<br> <br />
*[[Chipset|Chipset.]]<br> <br />
*[[VGA|VGA.]]<br> <br />
*[[Periféricos|Periféricos.]]<br> <br />
*[[Unidad central de procesamiento|Unidad central de procesamiento.]]<br> <br />
*[[Tecnología Dual Channel|Tecnología Dual Channel.]]<br> <br />
*[[Sistema de numeración de los microprocesadores de Intel|Sistema de numeración de los microprocesadores de Intel.]]<br><br />
*[[Interrupción de Hardware]]<br><br />
<br />
== Fuente ==<br />
<br />
[http://www.mastermagazine.info/termino/4384.php Portal de tecnologia.]<br> <br />
<br />
[http://buscon.rae.es/draeI/SrvltConsulta?TIPO_BUS=3&LEMA=hardware Definición de Hardware por la RAE.]<br> <br />
<br />
[http://www.columbia.edu/acis/history/generations.html Origen de las generaciones.]<br> <br />
<br />
[http://www.laflecha.net/canales/ciencia/200407281 Diario de Ciencia y Tecnología.]<br> <br />
<br />
*Hennessy, John L.; Patterson, David A. (1995). Organización y diseño de computadores&nbsp;: la interfaz hardware/software, traducción al español por Juan Manuel Sánchez, revisión técnica Antonio Vaquero., 2a. ed. edición, Madrid - Buenos Aires.<br> <br />
<br />
<br> <br />
<br />
[[Category:Ciencias_Aplicadas_y_Tecnologías]] [[Category:Ciencias_informáticas_y_Telecomunicaciones]] [[Category:Ciencias_informáticas]] [[Category:Hardware]] [[Category:Periféricos_de_computadora]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Museo_Hist%C3%B3rico_de_Jun%C3%ADn&diff=1484967Museo Histórico de Junín2012-04-21T14:15:24Z<p>Isis06017 jc.hlg: Página creada con '{{Ficha Institución |nombre = Museo Histórico de Junín. |siglas o acronimo = |imagen = Junín_MHM_001.jpg |tamaño = |descripción = Museo Histórico Municipal de Junín. |...'</p>
<hr />
<div>{{Ficha Institución<br />
|nombre = Museo Histórico de Junín.<br />
|siglas o acronimo = <br />
|imagen = Junín_MHM_001.jpg<br />
|tamaño = <br />
|descripción = Museo Histórico Municipal de Junín.<br />
|fecha de fundacion =<br />
|fecha de disolución =<br />
|tipo de unidad =<br />
|director =<br />
|pais ={{Bandera2|Argentina}}.<br />
|sede =Buenos Aires.<br />
|ubicacion = calles Quintana y Newbery, Junín.<br />
|publicación =<br />
|web = <br />
}}<br />
<div align="justify"><br />
'''Museo Histórico de Junín''' se encuentra en la esquina de las calles Quintana y Newbery, en Junín, provincia de [[Buenos Aires]], [[Argentina]]. Funciona en una antigua casona de estilo industrial inglés que perteneciera a los jefes de la estación local del ferrocarril.<br />
<br />
==Descripción==<br />
<br />
Entre los objetos que se exhiben se encuentra el escritorio donde se confeccionó el acta de matrimonio civil entre [[Eva Perón]] y [[Juan Domingo Perón]]. Posee dos salas de exposiciones permanentes y dos de exposiciones transitorias.<br />
<br />
En la primera sala permanente se exhiben piezas de material paleontológico de la megafauna pampeana del período cuaternario. En este escenario se desarrollaron diferentes procesos evolutivos de vertebrados, cuyos restos constituyen una de las evidencias fósiles más importantes del continente sudamericano de los últimos 10 000 000 de años. Los restos que se encuentran expuestos tienen una antigüedad de entre 8 500 y 40 000 años. <br />
<br />
El clima de esta zona, más árido y frío que el actual, correspondía a un paisaje de médanos y pastizales, y fue denominado por Florentino Ameghino "Mar de arena". Aproximadamente 18 000 años atrás esta fauna alcanzó su máximo esplendor, destacándose grandes mamíferos como los osos, gliptodontes, macrauquenias y caballos americanos.<br />
<br />
La segunda sala permanente, llamada Raúl Scalabrini Ortiz, está destinada a elementos cedidos por Ferrocarriles Argentinos y por vecinos relacionados con la actividad ferroviaria, motor de la ciudad durante un siglo. Las salas transitorias renuevan mensualmente sus exposiciones, albergando distintas muestras patrimoniales o itinerantes.<br />
<br />
==Enlaces externos==<br />
<br />
* [http://www.junin.gov.ar/index.php?sector=3&div=10003&divLnk=112&sdiv=1040&lT=0 Museo Histórico de Junín]<br />
* [http://www.junin.gov.ar/index.php?sector=9&div=10009&divLnk=639&sdiv=1610&lT=0 Circuito Turístico Ferroviario de Junín]<br />
<br />
==Fuente==<br />
<br />
* Artículo [http://www.urbipedia.org/index.php/Museo_Hist%C3%B3rico_de_Jun%C3%ADn Museo Histórico de Junín]. Disponible en “www. urbipedia.org”. Consultado el 15 de abril de 2012.<br />
</div> <br />
[[Categoría:Patrimonio]][[Categoría:Instituciones]] [[Category:Museo]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Archivo:Jun%C3%ADn_MHM_001.jpg&diff=1484964Archivo:Junín MHM 001.jpg2012-04-21T14:13:26Z<p>Isis06017 jc.hlg: </p>
<hr />
<div>== Sumario ==<br />
<br />
== Estado de copyright: ==<br />
<br />
== Fuente: ==<br />
http://www.urbipedia.org/images/8/8f/Jun%C3%ADn_MHM_001.jpg</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Museo_Hist%C3%B3rico_Nacional_de_Chile&diff=1447968Museo Histórico Nacional de Chile2012-03-26T22:11:59Z<p>Isis06017 jc.hlg: Página creada con '{{Ficha Institución |nombre = Museo Histórico Nacional de Chile. |siglas o acronimo = |imagen = |tamaño = |descripción = |fecha de fundacion = |fecha de disolución = |t...'</p>
<hr />
<div>{{Ficha Institución<br />
|nombre = Museo Histórico Nacional de Chile.<br />
|siglas o acronimo = <br />
|imagen = <br />
|tamaño = <br />
|descripción = <br />
|fecha de fundacion =<br />
|fecha de disolución =<br />
|tipo de unidad =<br />
|director =<br />
|pais ={{Bandera2|Chile}}.<br />
|sede =Santiago de Chile.<br />
|ubicacion = Palacio de la Independencia, en la vereda norte de la Plaza de Armas.<br />
|publicación =<br />
|web = http://www.dibam.cl/historico_nacional<br />
}}<br />
<div align="justify"><br />
'''Museo Histórico Nacional de Chile'''. Es una institución estatal chilena, dependiente de la Dirección de [[Bibliotecas]], Archivos y [[Museos]], cuya misión es facilitar a la comunidad nacional, el acceso al conocimiento y recreación de la historia del país, para que se reconozca en ella, a través del acopio, conservación, investigación y difusión del patrimonio tangible e intangible que constituye la memoria histórica de [[Chile]]. Se encuentra instalado desde [[1982]] en el Palacio de la Real Audiencia de Santiago, también denominado Palacio de la Independencia, en la vereda norte de la Plaza de Armas de Santiago de [[Santiago de Chile]], que data de [[1808]].<br />
== Historia ==<br />
En [[1873]], fue organizada la denominada "Exposición del Coloniaje", una exposición de objetos antiguos para recordar el pasado histórico de Chile, iniciativa del Intendente de Santiago de Chile [[Benjamín Vicuña Mackenna]], que tuvo su sede en la antigua Residencia de los Gobernador de Chile, edificio ocupado actualmente por el Correo Central.<br />
<br />
En [[1874]], a partir de la idea de establecer un museo permanente de carácter histórico, se instaló un Museo Histórico en el Castillo Hidalgo, en el Cerro Santa Lucía, cuya colección se formó a partir de algunos objetos de la Exposición del Coloniaje. <br />
== Edificio ==<br />
Desde [[1982]] las dependencias del museo: exhibiciones, oficinas, laboratorios y depósitos, se encuentran ubicadas en el Palacio de la Real Audiencia y Cajas Reales, también denominado Palacio de la Independencia, en el vereda norte de la Plaza de Armas de Santiago de Chile, que fue construido por Juan José de Goycolea y Zañartu en albañilería de ladrillo, entre [[1804]]-1808, e inaugurado en 1808.<br />
<br />
Al inicio de la Independencia de Chile, el edificio que ocupa actualmente el Museo Histórico Nacional, era la sede la Real Audiencia de Chile y se convirtió en el epicentro de los sucesos políticos de aquella época: fue la sede del Primer Congreso Nacional en [[1811]], y la casa de gobierno durante la Patria Vieja, entre [[1812]] a [[1814]]. En el período de la Reconquista Española fue nuevamente sede de la Real Audiencia. <br />
<br />
En [[1818]], el Palacio de la Real Audiencia fue designado oficialmente como casa de gobierno por [[Bernardo O'Higgins]], denominándolo Palacio de la Independencia. Este edificio fue utilizado como la casa del presidente y sede de los ministerios de Estado y otras oficinas públicas, hasta fines del primer gobierno de [[Manuel Bulnes]]. Luego de ello, el inmueble continuó albergando diversas instituciones y organismos públicos. <br />
<br />
En [[1969]] fue declarado [[Monumento Nacional]]. Posteriormente pasó a manos del Museo Histórico Nacional, que lo reconstruyó entre [[1978]] y 1982 y acondicionó para albergar sus colecciones. <br />
== Exposición ==<br />
El museo posee importantes colecciones histórico-patrimoniales, con objetos y documentos de la historia de Chile.<br />
== Enlaces externos ==<br />
* [http://www.dibam.cl/historico_nacional/ Sitio web oficial del Museo Histórico Nacional]<br />
* [http://www.fotografiapatrimonial.cl/ Colección de fotos históricas]<br />
==Fuente==<br />
* Artículo [http://www.urbipedia.org/index.php/Museo_Hist%C3%B3rico_Nacional_(Chile) Museo Histórico Nacional de Chile]. Disponible en “www.urbipedia.org”. Consultado el 21 de diciembre de 2011.<br />
</div> <br />
[[Categoría:Patrimonio]][[Categoría:Instituciones]] [[Category:Museo]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=CISC&diff=1350184CISC2012-01-31T21:30:34Z<p>Isis06017 jc.hlg: Los procesadores se agrupan hoy en dos familias, la más antigua y común de las cuales es la "CISC" o "Complex InstructionSet Computer": computador de set complejo de instrucciones.</p>
<hr />
<div>{{desarrollo}}<br />
{{Normalizar}}<br />
{{Ficha Hardware<br />
| nombre = CISC<br />
| imagen = image4para microprocesador.gif<br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
“CISC” complex instruction set computer.<br />
<br />
Juego de Instrucciones Complejas para Computación, en ella el procesador trae cientos de registros y se necesitan muchos pasos y ciclos de reloj para realizar una sola operación.<br />
Todos los CPUs x86 compatibles con la PC son procesadores CISC(Computadora de Conjunto de Instrucciones Complejas), pero en las [[Mac]] nuevas o en algunas que se hagan dibujos de ingeniería complejos, probablemente tengan un CPU RISC (Computadora de Conjunto de Instrucciones Reducido).<br />
<br />
==Diferencia==<br />
<br />
La diferencia práctica entre CISC y RISC es que los procesadores CISCx86 corren a DOS, Windows 3.1 y Windows 95 en el modo nativo; es decir, sin la traducción de software que disminuya el<br />
desempeño. <br />
Pero CISC y RISC también reflejan dos filosofías de computación rivales. El procesamiento de RISC requiere breves instrucciones de software de la misma longitud, que son fáciles de procesar rápidamente y en tandém por un CPU.<br />
<br />
La tecnologa CISC una de las más antigua y común, no es tan eficiente como [[RISC]] pero si es la más expandida pues fue la usada desde el principio por [[Intel]], el mayor fabricante de procesadores en el mundo, al igual que [[AMD]], su competencia.Existen millones de programas escritos para CISC que no corren en RISC; la diferencia entre ambas arquitecturas se ha acortado mucho con la creciente velocidad alcanzada por los procesadores CISC, sin embargo un procesador RISC de la mitad de velocidad que un CISC trabajará casi igual que este último y en muchos casos mucho más eficientemente.<br />
<br />
Hoy en día, los programas son cada vez más grandes y complejos, demandan mayor velocidad en el procesamiento de información, lo que implica la búsqueda de microprocesadores más rápidos y eficientes.<br />
<br />
Las CPU's combinan elementos de ambas y no son fáciles de encasillar. Por ejemplo, el Pentium Pro traduce las largas instrucciones CISC de la arquitectura x86 a micro operaciones sencillas de longitud fija que se ejecutan en un núcleo de estilo RISC. El [[UltraSparc-II]] de [[Sun]], acelera la decodificación MPEG con unas instrucciones especiales para gráficos; estas instrucciones obtienen unos resultados que en otros procesadores requerirían 48 instrucciones.<br />
Por lo tanto a corto plazo, en el mercado coexistirán las CPU's RISC y los microprocesadores híbridos RISC - CISC, pero cada vez con diferencias mas difusas entre ambas tecnologías. De hecho, los futuros procesadores lucharan en cuatro frentes :<br />
Ejecutar más instrucciones por ciclo.<br />
-Ejecutar las instrucciones en orden distinto del original para que las interdependencias entre operaciones sucesivas no afecten al rendimiento del procesador.<br />
-Renombrar los registros para paliar la escasez de los mismos.<br />
-Contribuir a acelerar el rendimiento global del sistema, además de la velocidad de laCPU.<br />
<br />
==Características==<br />
La microprogramación es una característica importante y esencial de casi todas las arquítecturas CISC. Como por ejemplo: Intel 8086, 8088, 80286, 80386, 80486, Motorola 68000, 68010, 620, 8030, 684. <br />
<br />
La microprogramación significa que cada instrucción de máquina es interpretada por un microprograma localizado en una memoria en el circuito integrado del procesador. En la década de los sesentas la micropramación, por sus características, era la técnica más apropiada para las tecnologías de memorias existentes en esa época y permitía desarrollar también procesadores con compatibilidad ascendente. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones.<br />
<br />
Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos de reloj (al menos uno por microinstrucción).<br />
La meta fundamental de la arquitectura de CISC es terminar una tarea adentro como pocas líneas de la asamblea como sea posible. Esto es alcanzado construyendo el hardware del procesador que es capaz de entender y de ejecutar una serie de operaciones. <br />
<br />
Para esta tarea particular, un procesador de CISC vendría preparado con una instrucción específica a la que se le nombrara MULT. Cuando está instrucción esta ejecutada, carga los dos valores en los registros separados, multiplica los operandos en la unidad de la ejecución, y después almacena el producto en el registro apropiado. Así, la tarea entera de multiplicar dos números se puede terminar con una instrucción.<br />
<br />
==MULT 2:3, 5:2==<br />
MULT es la qué se conoce como “instrucción compleja.<br />
<br />
==Funcionamiento ==<br />
Funciona directamente en los bancos de la memoria de computadora y no requiere a programador llamar explícitamente ningún cargamento o las funciones el almacenar. Se asemeja de cerca a un comando en una lengua de alto nivel. Por ejemplo, si dejamos “a” representar el valor de 2:3 y “b” representa el valor de 5:2, después este comando es idéntica a la declaración de C “a = a * B.” <br />
<br />
Una de las ventajas primarias de este sistema es que el recopilador tiene que hacer muy poco el trabajo para traducir una declaración del idioma de alto nivel a la asamblea. Porque la longitud del código es relativamente corta, el ESPOLÓN muy pequeño se requiere para almacenar instrucciones. El énfasis se pone en instrucciones complejas del edificio directamente en el hardware. <br />
<br />
CISC no representa una propuesta de arquitectura de procesador en el sentido usual. CISC refleja la forma en que se desarrollaban y las mejoras que se habían introducido a las arquitecturas de procesadores hasta, más o menos, [[1975]]. CISC, es el Computador con un Conjunto Complejo de Instrucciones (Complex Instruction Set Computer), representa el nombre la corriente principal desarrollada en arquitectura de computadores y, quizás, podríamos entender que es el nombre que se asigno a la tendencia a la cual el movimiento RISC se oponía.<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.azc.uam.mx/publicaciones/enlinea2/num1/1-2.htm /Arquitectura RISC vs CISC] Disponible en:" www.azc.uam.mx ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.itescam.edu.mx/principal/sylabus/fpdb/recursos/r21845.doc/el significado de los términos CISC y Risc] Disponible en:" www.itescam.edu.mx”. Consultado: 25 de enero de 2012<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1350023RISC2012-01-31T20:53:56Z<p>Isis06017 jc.hlg: </p>
<hr />
<div> <br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen =RISC AMD.jpg<br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
“'''RISC'''”.El mejor set de instrucciones.<br />
<br />
==Inicios==<br />
Los inicios de la tecnología RISC surgen en el ambiente académico, en [[1980]], en la [[Universidad de Berkeley California]], donde el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], obteniendo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC), pero simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando así las capacidades de velocidad de la arquitectura RISC. <br />
Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto,el llamado [[Hennesy]] fué uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
*LOAD A, (2:3) <br />
*LOAD B, (5:2) <br />
*PROD A, B<br />
*STORE (2:3), A<br />
<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Características==<br />
<br />
* Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones son:Modelo de conjunto de instrucciones [[Load/Store]] que significa: Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
*Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por lo que el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura no destructiva permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
* Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
* Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
* Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
*Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Es por ello, que el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez.<br />
<br />
Al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
* La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
* RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
* La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
* Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.<br />
<br />
El mejor set de instrucciones posible a la luz de nuestro mas avanzado entendimiento en teorıa de compiladores, comportamiento de programas y el desplazamiento de los limites entre el motor computacional y su subsistema de memoria. La definición de RISC es el futuro de la computación. Dentro de los próximos cinco años, surgirá un Standard de computación completamente nuevo basado en las arquitecturas RISC. Los computadores RISC redefinirán completamente la curva de precio - rendimiento que actualmente existe en la industria de la computación basada en computadores CISC, y se volverá el Standard de la industria de la computación que nos llevara al siglo 21.<br />
<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1350015RISC2012-01-31T20:40:16Z<p>Isis06017 jc.hlg: </p>
<hr />
<div> <br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen =RISC AMD.jpg<br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“'''RISC'''” Procesadores RISC.El mejor set de instrucciones posible a la luz de nuestro mas avanzado entendimiento en teorıa de compiladores, comportamiento de programas y el desplazamiento de los limites entre el motor computacional y su subsistema de memoria. <br />
<br />
==Inicios==<br />
Los inicios de la tecnología RISC surgen en el ambiente académico, en [[1980]], en la [[Universidad de Berkeley California]], donde el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], obteniendo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC), pero simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando así las capacidades de velocidad de la arquitectura RISC. <br />
Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto,el llamado [[Hennesy]] fué uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
*LOAD A, (2:3) <br />
*LOAD B, (5:2) <br />
*PROD A, B<br />
*STORE (2:3), A<br />
<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Características==<br />
<br />
* Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones son:Modelo de conjunto de instrucciones [[Load/Store]] que significa: Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
*Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por lo que el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura no destructiva permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
* Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
* Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
* Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
*Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Es por ello, que el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez.<br />
<br />
Al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
* La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
* RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
* La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
* Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.<br />
<br />
La definición de RISC es el futuro de la computación. Dentro de los próximos cinco años, surgirá un Standard de computación completamente nuevo basado en las arquitecturas RISC. Los computadores RISC redefinirán completamente la curva de precio - rendimiento que actualmente existe en la industria de la computación basada en computadores CISC, y se volverá el Standard de la industria de la computación que nos llevara al siglo 21.<br />
<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1349966RISC2012-01-31T20:25:13Z<p>Isis06017 jc.hlg: </p>
<hr />
<div> <br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen =RISC AMD.jpg<br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“'''RISC'''” Procesadores RISC<br />
<br />
==Inicios==<br />
Los inicios de la tecnología RISC surgen en el ambiente académico, en [[1980]], en la [[Universidad de Berkeley California]], donde el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], obteniendo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC), pero simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando así las capacidades de velocidad de la arquitectura RISC. <br />
Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto,el llamado [[Hennesy]] fué uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
*LOAD A, (2:3) <br />
*LOAD B, (5:2) <br />
*PROD A, B<br />
*STORE (2:3), A<br />
<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Características==<br />
<br />
* Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones son:Modelo de conjunto de instrucciones [[Load/Store]] que significa: Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
*Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por lo que el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura no destructiva permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
* Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
* Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
* Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
*Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Es por ello, que el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez.<br />
<br />
Al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
* La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
* RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
* La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
* Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.<br />
<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1349845RISC2012-01-31T20:05:32Z<p>Isis06017 jc.hlg: /* Fuentes */</p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen =RISC AMD.jpg<br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“'''RISC'''” Procesadores RISC<br />
<br />
==Inicios==<br />
Los inicios de la tecnología RISC surgen en el ambiente académico, en [[1980]], en la [[Universidad de Berkeley California]], donde el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], obteniendo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC), pero simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando así las capacidades de velocidad de la arquitectura RISC. <br />
Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto,el llamado [[Hennesy]] fué uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
*LOAD A, (2:3) <br />
*LOAD B, (5:2) <br />
*PROD A, B<br />
*STORE (2:3), A<br />
<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Características==<br />
<br />
* Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones son:Modelo de conjunto de instrucciones [[Load/Store]] que significa: Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
*Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por lo que el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura no destructiva permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
* Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
* Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
* Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
*Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
* La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
* RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
* La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
* Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.<br />
<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1349788RISC2012-01-31T19:40:16Z<p>Isis06017 jc.hlg: </p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen =RISC AMD.jpg<br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“'''RISC'''” Procesadores RISC<br />
<br />
==Inicios==<br />
Los inicios de la tecnología RISC surgen en el ambiente académico, en [[1980]], en la [[Universidad de Berkeley California]], donde el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], obteniendo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC), pero simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando así las capacidades de velocidad de la arquitectura RISC. <br />
Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto,el llamado [[Hennesy]] fué uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
*LOAD A, (2:3) <br />
*LOAD B, (5:2) <br />
*PROD A, B<br />
*STORE (2:3), A<br />
<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Características==<br />
<br />
* Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones son:Modelo de conjunto de instrucciones [[Load/Store]] que significa: Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
*Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por lo que el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura no destructiva permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
* Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
* Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
* Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
*Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
* La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
* RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
* La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
* Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.<br />
<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml]/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1349232RISC2012-01-31T16:45:07Z<p>Isis06017 jc.hlg: /* Inicios */</p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen =RISC AMD.jpg<br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“'''RISC'''” Procesadores RISC<br />
<br />
==Inicios==<br />
Los inicios de la tecnología RISC surgen en el ambiente académico, en [[1980]], en la [[Universidad de Berkeley California]], donde el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], obteniendo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC), pero simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando así las capacidades de velocidad de la arquitectura RISC. <br />
Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto,el llamado [[Hennesy]] fué uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
*LOAD A, (2:3) <br />
*LOAD B, (5:2) <br />
*PROD A, B<br />
*STORE (2:3), A<br />
<br />
==La Filosofía Risc ==<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Características==<br />
<br />
* Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones son:Modelo de conjunto de instrucciones [[Load/Store]] que significa: Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
*Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por lo que el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura no destructiva permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
* Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
* Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
* Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
*Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
* La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
* RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
* La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
* Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.<br />
<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml]/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1349162RISC2012-01-31T16:27:07Z<p>Isis06017 jc.hlg: /* Inicios */</p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen =RISC AMD.jpg<br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“'''RISC'''” Procesadores RISC<br />
<br />
==Inicios==<br />
Los inicios de la tecnología RISC surgen en el ambiente académico, en [[1980]], en la [[Universidad de Berkeley California]], el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], que obtuvo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC), pero simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando las capacidades de velocidad de la arquitectura RISC. Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto, [[Hennesy]] fue uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
*LOAD A, (2:3) <br />
*LOAD B, (5:2) <br />
*PROD A, B<br />
*STORE (2:3), A<br />
<br />
==La Filosofía Risc ==<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Características==<br />
<br />
* Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones son:Modelo de conjunto de instrucciones [[Load/Store]] que significa: Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
*Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por lo que el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura no destructiva permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
* Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
* Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
* Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
*Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
* La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
* RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
* La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
* Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.<br />
<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml]/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1349111RISC2012-01-31T16:14:56Z<p>Isis06017 jc.hlg: /* Inicios */</p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen =RISC AMD.jpg<br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“'''RISC'''” Procesadores RISC<br />
<br />
==Inicios==<br />
Los inicios de la tecnología RISC también surgen en el ambiente académico, ya que en [[1980]], en la [[Universidad de Berkeley California]], el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], que obtuvo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC). <br />
<br />
El resultado directo, además de la educación en la ingeniería y los fundamentos del diseño de microprocesadores, fue la creación de una máquina que fuese capaz de mayores velocidades de ejecución a menores velocidades de reloj y que requiriese menores esfuerzos de diseño.<br />
<br />
Simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando las capacidades de velocidad de la arquitectura RISC. Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto, [[Hennesy]] fue uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
*LOAD A, (2:3) <br />
*LOAD B, (5:2) <br />
*PROD A, B<br />
*STORE (2:3), A<br />
<br />
==La Filosofía Risc ==<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Características==<br />
<br />
* Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones son:Modelo de conjunto de instrucciones [[Load/Store]] que significa: Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
*Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por lo que el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura no destructiva permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
* Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
* Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
* Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
*Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
* La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
* RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
* La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
* Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.<br />
<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml]/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1349103RISC2012-01-31T16:12:42Z<p>Isis06017 jc.hlg: </p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen =RISC AMD.jpg<br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“'''RISC'''” Procesadores RISC<br />
<br />
==Inicios==<br />
Una de las primeras decisiones a la hora de diseñar un microprocesador es decidir cual será su juego de instrucciones. La decisión es trascendente por dos razones; primero, el juego de instrucciones decide el diseño físico del conjunto; segundo, cualquier operación que deba ejecutarse en el microprocesador deberá poder ser descrita en términos de un lenguaje de estas instrucciones. Frente a esta cuestión caben dos filosofías de diseño; máquinas denominadas CISC y máquinas denominadas RISC.<br />
<br />
Los inicios de la tecnología RISC también surgen en el ambiente académico, ya que en [[1980]], en la [[Universidad de Berkeley California]], el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], que obtuvo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC). <br />
<br />
El resultado directo, además de la educación en la ingeniería y los fundamentos del diseño de microprocesadores, fue la creación de una máquina que fuese capaz de mayores velocidades de ejecución a menores velocidades de reloj y que requiriese menores esfuerzos de diseño.<br />
<br />
Simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando las capacidades de velocidad de la arquitectura RISC. Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto, [[Hennesy]] fue uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
*LOAD A, (2:3) <br />
*LOAD B, (5:2) <br />
*PROD A, B<br />
*STORE (2:3), A<br />
<br />
==La Filosofía Risc ==<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Características==<br />
<br />
* Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones son:Modelo de conjunto de instrucciones [[Load/Store]] que significa: Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
*Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por lo que el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura no destructiva permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
* Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
* Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
* Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
*Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
* La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
* RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
* La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
* Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.<br />
<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml]/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Archivo:RISC_AMD.jpg&diff=1348968Archivo:RISC AMD.jpg2012-01-31T15:44:31Z<p>Isis06017 jc.hlg: RISC_AMD</p>
<hr />
<div>== Sumario ==<br />
RISC_AMD<br />
== Estado de copyright: ==<br />
<br />
== Fuente: ==<br />
http://1.bp.blogspot.com/_NIA5sxqEl4A/SZnPePeRCpI/AAAAAAAAAF4/aVwJY7FH4JQ/s400/AMD.jpg</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1348885RISC2012-01-31T15:24:08Z<p>Isis06017 jc.hlg: /* Características */</p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen = <br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“RISC” Procesadores RISC<br />
<br />
==Inicios==<br />
Una de las primeras decisiones a la hora de diseñar un microprocesador es decidir cual será su juego de instrucciones. La decisión es trascendente por dos razones; primero, el juego de instrucciones decide el diseño físico del conjunto; segundo, cualquier operación que deba ejecutarse en el microprocesador deberá poder ser descrita en términos de un lenguaje de estas instrucciones. Frente a esta cuestión caben dos filosofías de diseño; máquinas denominadas CISC y máquinas denominadas RISC.<br />
<br />
Los inicios de la tecnología RISC también surgen en el ambiente académico, ya que en [[1980]], en la [[Universidad de Berkeley California]], el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], que obtuvo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC). <br />
<br />
El resultado directo, además de la educación en la ingeniería y los fundamentos del diseño de microprocesadores, fue la creación de una máquina que fuese capaz de mayores velocidades de ejecución a menores velocidades de reloj y que requiriese menores esfuerzos de diseño.<br />
<br />
Simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando las capacidades de velocidad de la arquitectura RISC. Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto, [[Hennesy]] fue uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
LOAD A, (2:3) <br />
LOAD B, (5:2) <br />
PROD A, B<br />
STORE (2:3), A<br />
<br />
La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas "instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Características==<br />
<br />
* Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones son:Modelo de conjunto de instrucciones [[Load/Store]] que significa: Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
*Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por lo que el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura no destructiva permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
* Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
* Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
* Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
*Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
<br />
La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU<br />
<br />
==Ejemplo de microprocesadores basados en la tecnología CISC==<br />
<br />
<br />
[[MIPS]], Millions Instruction Per Second.<br />
<br />
[[PA-RISC]], [[Hewlett Packard]].<br />
<br />
[[SPARC]], Scalable Processor Architecture, Sun Microsystems.<br />
<br />
[[POWER PC]], Apple, Motorola e IBM.<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml]/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1348767RISC2012-01-31T15:02:41Z<p>Isis06017 jc.hlg: /* Características */</p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen = <br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“RISC” Procesadores RISC<br />
<br />
==Inicios==<br />
Una de las primeras decisiones a la hora de diseñar un microprocesador es decidir cual será su juego de instrucciones. La decisión es trascendente por dos razones; primero, el juego de instrucciones decide el diseño físico del conjunto; segundo, cualquier operación que deba ejecutarse en el microprocesador deberá poder ser descrita en términos de un lenguaje de estas instrucciones. Frente a esta cuestión caben dos filosofías de diseño; máquinas denominadas CISC y máquinas denominadas RISC.<br />
<br />
Los inicios de la tecnología RISC también surgen en el ambiente académico, ya que en [[1980]], en la [[Universidad de Berkeley California]], el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], que obtuvo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC). <br />
<br />
El resultado directo, además de la educación en la ingeniería y los fundamentos del diseño de microprocesadores, fue la creación de una máquina que fuese capaz de mayores velocidades de ejecución a menores velocidades de reloj y que requiriese menores esfuerzos de diseño.<br />
<br />
Simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando las capacidades de velocidad de la arquitectura RISC. Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto, [[Hennesy]] fue uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
LOAD A, (2:3) <br />
LOAD B, (5:2) <br />
PROD A, B<br />
STORE (2:3), A<br />
<br />
La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas "instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Características==<br />
<br />
* Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones, son:<br />
Modelo de conjunto de instrucciones [[Load/Store]] que significa: Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
*Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por lo que el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura no destructiva permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
* Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
* Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
* Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
*Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
<br />
La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU<br />
<br />
==Ejemplo de microprocesadores basados en la tecnología CISC==<br />
<br />
<br />
[[MIPS]], Millions Instruction Per Second.<br />
<br />
[[PA-RISC]], [[Hewlett Packard]].<br />
<br />
[[SPARC]], Scalable Processor Architecture, Sun Microsystems.<br />
<br />
[[POWER PC]], Apple, Motorola e IBM.<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml]/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=CISC&diff=1344245CISC2012-01-28T13:52:36Z<p>Isis06017 jc.hlg: </p>
<hr />
<div>{{desarrollo}}<br />
{{Normalizar}}<br />
{{Ficha Hardware<br />
| nombre = CISC<br />
| imagen = image4para microprocesador.gif<br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
“CISC” complex instruction set computer.<br />
<br />
Juego de Instrucciones Complejas para Computación, en ella el procesador trae cientos de registros y se necesitan muchos pasos y ciclos de reloj para realizar una sola operación.<br />
Todos los CPUs x86 compatibles con la PC son procesadores CISC(Computadora de Conjunto de Instrucciones Complejas), pero en las [[Mac]] nuevas o en algunas que se hagan dibujos de ingeniería complejos, probablemente tengan un CPU RISC(Computadora de Conjunto de Instrucciones Reducido).<br />
<br />
La diferencia práctica entre CISC y RISC es que los procesadores CISCx86 corren a DOS, Windows 3.1 y Windows 95 en el modo nativo; es decir, sin la traducción de software que disminuya el<br />
desempeño. <br />
<br />
La tecnologa CISC una de las más antigua y común, no es tan eficiente como [[RISC]] pero si es la más expandida pues fue la usada desde el principio por [[Intel]], el mayor fabricante de procesadores en el mundo, al igual que [[AMD]], su competencia.Existen millones de programas escritos para CISC que no corren en RISC; la diferencia entre ambas arquitecturas se ha acortado mucho con la creciente velocidad alcanzada por los procesadores CISC, sin embargo un procesador RISC de la mitad de velocidad que un CISC trabajará casi igual que este último y en muchos casos mucho más eficientemente.<br />
<br />
Hoy en día, los programas son cada vez más grandes y complejos, demandan mayor velocidad en el procesamiento de información, lo que implica la búsqueda de microprocesadores más rápidos y eficientes.<br />
<br />
==Características==<br />
La microprogramación es una característica importante y esencial de casi todas las arquítecturas CISC. Como por ejemplo: [[Intel 8086]], [[8088]], [[80286]], [[80386]], [[80486]], [[Motorola 68000]], [[68010]], [[68020]], [[68030]], [[6840]]. <br />
<br />
La microprogramación significa que cada instrucción de máquina es interpretada por un microprograma localizado en una memoria en el circuito integrado del procesador. En la década de los sesentas la micropramación, por sus características, era la técnica más apropiada para las tecnologías de memorias existentes en esa época y permitía desarrollar también procesadores con compatibilidad ascendente. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones.<br />
<br />
Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos de reloj (al menos uno por microinstrucción).<br />
La meta fundamental de la arquitectura de CISC es terminar una tarea adentro como pocas líneas de la asamblea como sea posible. Esto es alcanzado construyendo el hardware del procesador que es capaz de entender y de ejecutar una serie de operaciones. <br />
<br />
Para esta tarea particular, un procesador de CISC vendría preparado con una instrucción específica a la llamaremos MULT. Cuando está instrucción esta ejecutada, carga los dos valores en los registros separados, multiplica los operandos en la unidad de la ejecución, y después almacena el producto en el registro apropiado. Así, la tarea entera de multiplicar dos números se puede terminar con una instrucción.<br />
<br />
==MULT 2:3, 5:2==<br />
MULT es la qué se conoce como “instrucción compleja.<br />
<br />
==Funcionamiento ==<br />
Funciona directamente en los bancos de la memoria de computadora y no requiere a programador llamar explícitamente ningún cargamento o las funciones el almacenar. Se asemeja de cerca a un comando en una lengua de alto nivel. Por ejemplo, si dejamos “a” representar el valor de 2:3 y “b” representa el valor de 5:2, después este comando es idéntica a la declaración de C “a = a * B.” <br />
<br />
Una de las ventajas primarias de este sistema es que el recopilador tiene que hacer muy poco el trabajo para traducir una declaración del idioma de alto nivel a la asamblea. Porque la longitud del código es relativamente corta, el ESPOLÓN muy pequeño se requiere para almacenar instrucciones. El énfasis se pone en instrucciones complejas del edificio directamente en el hardware. <br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.azc.uam.mx/publicaciones/enlinea2/num1/1-2.htm /Arquitectura RISC vs CISC] Disponible en:" www.azc.uam.mx ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.itescam.edu.mx/principal/sylabus/fpdb/recursos/r21845.doc/el significado de los términos CISC y Risc] Disponible en:" www.itescam.edu.mx”. Consultado: 25 de enero de 2012<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=CISC&diff=1344218CISC2012-01-28T12:46:49Z<p>Isis06017 jc.hlg: </p>
<hr />
<div>{{desarrollo}}<br />
{{Normalizar}}<br />
{{Ficha Hardware<br />
| nombre = CISC<br />
| imagen = image4para microprocesador.gif<br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
“CISC” complex instruction set computer.<br />
<br />
Juego de Instrucciones Complejas para Computación, en ella el procesador trae cientos de registros y se necesitan muchos pasos y ciclos de reloj para realizar una sola operación. <br />
<br />
No es tan eficiente como [[RISC]] pero si es la más expandida pues fue la usada desde el principio por [[Intel]], el mayor fabricante de procesadores en el mundo, al igual que [[AMD]], su competencia.Existen millones de programas escritos para CISC que no corren en RISC; la diferencia entre ambas arquitecturas se ha acortado mucho con la creciente velocidad alcanzada por los procesadores CISC, sin embargo un procesador RISC de la mitad de velocidad que un CISC trabajará casi igual que este último y en muchos casos mucho más eficientemente.<br />
<br />
Hoy en día, los programas son cada vez más grandes y complejos, demandan mayor velocidad en el procesamiento de información, lo que implica la búsqueda de microprocesadores más rápidos y eficientes.<br />
<br />
==Características==<br />
La microprogramación es una característica importante y esencial de casi todas las arquítecturas CISC. Como por ejemplo: [[Intel 8086]], [[8088]], [[80286]], [[80386]], [[80486]], [[Motorola 68000]], [[68010]], [[68020]], [[68030]], [[6840]]. <br />
<br />
La microprogramación significa que cada instrucción de máquina es interpretada por un microprograma localizado en una memoria en el circuito integrado del procesador. En la década de los sesentas la micropramación, por sus características, era la técnica más apropiada para las tecnologías de memorias existentes en esa época y permitía desarrollar también procesadores con compatibilidad ascendente. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones.<br />
<br />
Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos de reloj (al menos uno por microinstrucción).<br />
La meta fundamental de la arquitectura de CISC es terminar una tarea adentro como pocas líneas de la asamblea como sea posible. Esto es alcanzado construyendo el hardware del procesador que es capaz de entender y de ejecutar una serie de operaciones. <br />
<br />
Para esta tarea particular, un procesador de CISC vendría preparado con una instrucción específica a la llamaremos MULT. Cuando está instrucción esta ejecutada, carga los dos valores en los registros separados, multiplica los operandos en la unidad de la ejecución, y después almacena el producto en el registro apropiado. Así, la tarea entera de multiplicar dos números se puede terminar con una instrucción.<br />
<br />
==MULT 2:3, 5:2==<br />
MULT es la qué se conoce como “instrucción compleja.<br />
<br />
==Funcionamiento ==<br />
Funciona directamente en los bancos de la memoria de computadora y no requiere a programador llamar explícitamente ningún cargamento o las funciones el almacenar. Se asemeja de cerca a un comando en una lengua de alto nivel. Por ejemplo, si dejamos “a” representar el valor de 2:3 y “b” representa el valor de 5:2, después este comando es idéntica a la declaración de C “a = a * B.” <br />
<br />
Una de las ventajas primarias de este sistema es que el recopilador tiene que hacer muy poco el trabajo para traducir una declaración del idioma de alto nivel a la asamblea. Porque la longitud del código es relativamente corta, el ESPOLÓN muy pequeño se requiere para almacenar instrucciones. El énfasis se pone en instrucciones complejas del edificio directamente en el hardware. <br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.azc.uam.mx/publicaciones/enlinea2/num1/1-2.htm /Arquitectura RISC vs CISC] Disponible en:" www.azc.uam.mx ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.itescam.edu.mx/principal/sylabus/fpdb/recursos/r21845.doc/el significado de los términos CISC y Risc] Disponible en:" www.itescam.edu.mx”. Consultado: 25 de enero de 2012<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1342643RISC2012-01-27T00:36:18Z<p>Isis06017 jc.hlg: /* Caracteristicas */</p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen = <br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“RISC” Procesadores RISC<br />
<br />
==Inicios==<br />
Una de las primeras decisiones a la hora de diseñar un microprocesador es decidir cual será su juego de instrucciones. La decisión es trascendente por dos razones; primero, el juego de instrucciones decide el diseño físico del conjunto; segundo, cualquier operación que deba ejecutarse en el microprocesador deberá poder ser descrita en términos de un lenguaje de estas instrucciones. Frente a esta cuestión caben dos filosofías de diseño; máquinas denominadas CISC y máquinas denominadas RISC.<br />
<br />
Los inicios de la tecnología RISC también surgen en el ambiente académico, ya que en [[1980]], en la [[Universidad de Berkeley California]], el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], que obtuvo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC). <br />
<br />
El resultado directo, además de la educación en la ingeniería y los fundamentos del diseño de microprocesadores, fue la creación de una máquina que fuese capaz de mayores velocidades de ejecución a menores velocidades de reloj y que requiriese menores esfuerzos de diseño.<br />
<br />
Simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando las capacidades de velocidad de la arquitectura RISC. Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto, [[Hennesy]] fue uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
LOAD A, (2:3) <br />
LOAD B, (5:2) <br />
PROD A, B<br />
STORE (2:3), A<br />
<br />
La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas "instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Características==<br />
<br />
1-Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones, son:<br />
<br />
Modelo de conjunto de instrucciones [[Load/Store]] que significa:Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, y además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual. Además, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
<br />
2-Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por la cual el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura "no destructiva" permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
<br />
3-Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
<br />
4-Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
<br />
5-Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
<br />
6-Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
<br />
La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU<br />
<br />
==Ejemplo de microprocesadores basados en la tecnología CISC==<br />
<br />
<br />
[[MIPS]], Millions Instruction Per Second.<br />
<br />
[[PA-RISC]], [[Hewlett Packard]].<br />
<br />
[[SPARC]], Scalable Processor Architecture, Sun Microsystems.<br />
<br />
[[POWER PC]], Apple, Motorola e IBM.<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml]/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1342641RISC2012-01-27T00:28:39Z<p>Isis06017 jc.hlg: /* Fuentes */</p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen = <br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“RISC” Procesadores RISC<br />
<br />
==Inicios==<br />
Una de las primeras decisiones a la hora de diseñar un microprocesador es decidir cual será su juego de instrucciones. La decisión es trascendente por dos razones; primero, el juego de instrucciones decide el diseño físico del conjunto; segundo, cualquier operación que deba ejecutarse en el microprocesador deberá poder ser descrita en términos de un lenguaje de estas instrucciones. Frente a esta cuestión caben dos filosofías de diseño; máquinas denominadas CISC y máquinas denominadas RISC.<br />
<br />
Los inicios de la tecnología RISC también surgen en el ambiente académico, ya que en [[1980]], en la [[Universidad de Berkeley California]], el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], que obtuvo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC). <br />
<br />
El resultado directo, además de la educación en la ingeniería y los fundamentos del diseño de microprocesadores, fue la creación de una máquina que fuese capaz de mayores velocidades de ejecución a menores velocidades de reloj y que requiriese menores esfuerzos de diseño.<br />
<br />
Simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando las capacidades de velocidad de la arquitectura RISC. Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto, [[Hennesy]] fue uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
LOAD A, (2:3) <br />
LOAD B, (5:2) <br />
PROD A, B<br />
STORE (2:3), A<br />
<br />
La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas "instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Caracteristicas==<br />
<br />
1-Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones, son:<br />
<br />
Modelo de conjunto de instrucciones [[Load/Store]] que significa:Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, y además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual. Además, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
<br />
2-Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por la cual el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura "no destructiva" permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
<br />
3-Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
<br />
4-Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
<br />
5-Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
<br />
6-Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
<br />
La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU<br />
<br />
==Ejemplo de microprocesadores basados en la tecnología CISC==<br />
<br />
<br />
[[MIPS]], Millions Instruction Per Second.<br />
<br />
[[PA-RISC]], [[Hewlett Packard]].<br />
<br />
[[SPARC]], Scalable Processor Architecture, Sun Microsystems.<br />
<br />
[[POWER PC]], Apple, Motorola e IBM.<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml]/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1342640RISC2012-01-27T00:25:01Z<p>Isis06017 jc.hlg: /* Fuentes */</p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen = <br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“RISC” Procesadores RISC<br />
<br />
==Inicios==<br />
Una de las primeras decisiones a la hora de diseñar un microprocesador es decidir cual será su juego de instrucciones. La decisión es trascendente por dos razones; primero, el juego de instrucciones decide el diseño físico del conjunto; segundo, cualquier operación que deba ejecutarse en el microprocesador deberá poder ser descrita en términos de un lenguaje de estas instrucciones. Frente a esta cuestión caben dos filosofías de diseño; máquinas denominadas CISC y máquinas denominadas RISC.<br />
<br />
Los inicios de la tecnología RISC también surgen en el ambiente académico, ya que en [[1980]], en la [[Universidad de Berkeley California]], el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], que obtuvo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC). <br />
<br />
El resultado directo, además de la educación en la ingeniería y los fundamentos del diseño de microprocesadores, fue la creación de una máquina que fuese capaz de mayores velocidades de ejecución a menores velocidades de reloj y que requiriese menores esfuerzos de diseño.<br />
<br />
Simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando las capacidades de velocidad de la arquitectura RISC. Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto, [[Hennesy]] fue uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
LOAD A, (2:3) <br />
LOAD B, (5:2) <br />
PROD A, B<br />
STORE (2:3), A<br />
<br />
La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas "instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Caracteristicas==<br />
<br />
1-Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones, son:<br />
<br />
Modelo de conjunto de instrucciones [[Load/Store]] que significa:Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, y además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual. Además, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
<br />
2-Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por la cual el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura "no destructiva" permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
<br />
3-Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
<br />
4-Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
<br />
5-Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
<br />
6-Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
<br />
La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU<br />
<br />
==Ejemplo de microprocesadores basados en la tecnología CISC==<br />
<br />
<br />
[[MIPS]], Millions Instruction Per Second.<br />
<br />
[[PA-RISC]], [[Hewlett Packard]].<br />
<br />
[[SPARC]], Scalable Processor Architecture, Sun Microsystems.<br />
<br />
[[POWER PC]], Apple, Motorola e IBM.<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC: diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
<br />
*Articulo. [http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml]/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1342639RISC2012-01-27T00:22:35Z<p>Isis06017 jc.hlg: /* Ejemplo de microprocesadores basados en la tecnología CISC */</p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen = <br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“RISC” Procesadores RISC<br />
<br />
==Inicios==<br />
Una de las primeras decisiones a la hora de diseñar un microprocesador es decidir cual será su juego de instrucciones. La decisión es trascendente por dos razones; primero, el juego de instrucciones decide el diseño físico del conjunto; segundo, cualquier operación que deba ejecutarse en el microprocesador deberá poder ser descrita en términos de un lenguaje de estas instrucciones. Frente a esta cuestión caben dos filosofías de diseño; máquinas denominadas CISC y máquinas denominadas RISC.<br />
<br />
Los inicios de la tecnología RISC también surgen en el ambiente académico, ya que en [[1980]], en la [[Universidad de Berkeley California]], el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], que obtuvo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC). <br />
<br />
El resultado directo, además de la educación en la ingeniería y los fundamentos del diseño de microprocesadores, fue la creación de una máquina que fuese capaz de mayores velocidades de ejecución a menores velocidades de reloj y que requiriese menores esfuerzos de diseño.<br />
<br />
Simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando las capacidades de velocidad de la arquitectura RISC. Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto, [[Hennesy]] fue uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
LOAD A, (2:3) <br />
LOAD B, (5:2) <br />
PROD A, B<br />
STORE (2:3), A<br />
<br />
La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas "instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Caracteristicas==<br />
<br />
1-Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones, son:<br />
<br />
Modelo de conjunto de instrucciones [[Load/Store]] que significa:Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, y además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual. Además, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
<br />
2-Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por la cual el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura "no destructiva" permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
<br />
3-Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
<br />
4-Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
<br />
5-Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
<br />
6-Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
<br />
La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU<br />
<br />
==Ejemplo de microprocesadores basados en la tecnología CISC==<br />
<br />
<br />
[[MIPS]], Millions Instruction Per Second.<br />
<br />
[[PA-RISC]], [[Hewlett Packard]].<br />
<br />
[[SPARC]], Scalable Processor Architecture, Sun Microsystems.<br />
<br />
[[POWER PC]], Apple, Motorola e IBM.<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en:" www.consulintel.es " .Consultado: 25 de enero de 2012<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC: diseños opuestos] Disponible en:" www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
*Articulo. [http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml]/Arquitecturas de microprocesadores CISC y RISC]^ Disponible en:" www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=RISC&diff=1342638RISC2012-01-27T00:18:50Z<p>Isis06017 jc.hlg: Subsistema de Motherboard</p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = RISC<br />
| imagen = <br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
<br />
“RISC” Procesadores RISC<br />
<br />
==Inicios==<br />
Una de las primeras decisiones a la hora de diseñar un microprocesador es decidir cual será su juego de instrucciones. La decisión es trascendente por dos razones; primero, el juego de instrucciones decide el diseño físico del conjunto; segundo, cualquier operación que deba ejecutarse en el microprocesador deberá poder ser descrita en términos de un lenguaje de estas instrucciones. Frente a esta cuestión caben dos filosofías de diseño; máquinas denominadas CISC y máquinas denominadas RISC.<br />
<br />
Los inicios de la tecnología RISC también surgen en el ambiente académico, ya que en [[1980]], en la [[Universidad de Berkeley California]], el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], que obtuvo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC). <br />
<br />
El resultado directo, además de la educación en la ingeniería y los fundamentos del diseño de microprocesadores, fue la creación de una máquina que fuese capaz de mayores velocidades de ejecución a menores velocidades de reloj y que requiriese menores esfuerzos de diseño.<br />
<br />
Simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando las capacidades de velocidad de la arquitectura RISC. Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto, [[Hennesy]] fue uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].<br />
<br />
==La Filosofía Risc ==<br />
Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución. <br />
<br />
De esta forma, el comando MULT podría ser dividido en tres comandos por separado: [[LOAD]], que mueve datos del banco de memoria a un registro; [[PROD]], que halla el producto de dos operandos situados en los registros; y [[STORE]], que mueve datos de un registro al banco de memoria. <br />
<br />
Para realizar la serie de pasos descritos en la filosofía CISC, un programador debería codificar la instrucción en 4 líneas de código ensamblador: <br />
LOAD A, (2:3) <br />
LOAD B, (5:2) <br />
PROD A, B<br />
STORE (2:3), A<br />
<br />
La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando [[MULT]] de la arquitectura CISC. Estas "instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.<br />
RISC ha alcanzado a todos los fabricantes de semiconductores:[[AMD]], [[Intel]], [[MIPS]], [[Motorota]], [[ROSS]], y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: [[Apple]], [[DEC]], [[HP]], [[IBM]], [[SUN]], entre otros y sus correspondientes clónicos.<br />
<br />
El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]: <br />
[[superSPARC]] e [[HyperSPARC]].<br />
<br />
==Caracteristicas==<br />
<br />
1-Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones, son:<br />
<br />
Modelo de conjunto de instrucciones [[Load/Store]] que significa:Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, y además facilita la gestión de los fallos de paginas [[page faults]] en entornos de memoria virtual. Además, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.<br />
<br />
2-Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por la cual el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura "no destructiva" permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.<br />
<br />
3-Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación [[opcodes]] y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra [[word boundaries]], ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.<br />
<br />
4-Ausencia de microcódigo. El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores RISC, están cableados [[hardwired]], para lograr una máxima velocidad y eficiencia.<br />
<br />
5-Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución [[búsqueda o fetch]], descodificación, ejecución, y escritura del resultado o [[result write-back]] para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.<br />
<br />
6-Ejecución en ciclos únicos [[single-cycle]]. El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta construido partiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecución en ciclos únicos también simplifica la gestión de las interrupciones y los conductos pipelines.<br />
<br />
==Funcionamiento ==<br />
<br />
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.<br />
<br />
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.<br />
<br />
Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.<br />
<br />
Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.<br />
<br />
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.<br />
<br />
== Ventajas==<br />
<br />
La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br />
Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU<br />
<br />
==Ejemplo de microprocesadores basados en la tecnología CISC==<br />
<br />
[[MIPS]], Millions Instruction Per Second.<br />
<br />
[[PA-RISC]], [[Hewlett Packard]].<br />
<br />
[[SPARC]], Scalable Processor Architecture, Sun Microsystems.<br />
<br />
[[POWER PC]], Apple, Motorola e IBM.<br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché] Disponible en:" www.consulintel.es " .Consultado: 25 de enero de 2012<br />
*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC: diseños opuestos] Disponible en:" www.gaapsoluciones.es”. Consultado: 25 de enero de 2012<br />
*Articulo. [http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml]/Arquitecturas de microprocesadores CISC y RISC]^ Disponible en:" www.monografias.com”. Consultado: 25 de enero de 2012<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=CISC&diff=1342346CISC2012-01-26T21:01:19Z<p>Isis06017 jc.hlg: </p>
<hr />
<div>{{desarrollo}}<br />
{{Normalizar}}<br />
{{Ficha Hardware<br />
| nombre = CISC<br />
| imagen = image4para microprocesador.gif<br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
“CISC” (complex instruction set computer.<br />
<br />
Juego de Instrucciones Complejas para Computación, en ella el procesador trae cientos de registros y se necesitan muchos pasos y ciclos de reloj para realizar una sola operación. <br />
<br />
No es tan eficiente como [[RISC]] pero si es la más expandida pues fue la usada desde el principio por [[Intel]], el mayor fabricante de procesadores en el mundo, al igual que [[AMD]], su competencia.Existen millones de programas escritos para CISC que no corren en RISC; la diferencia entre ambas arquitecturas se ha acortado mucho con la creciente velocidad alcanzada por los procesadores CISC, sin embargo un procesador RISC de la mitad de velocidad que un CISC trabajará casi igual que este último y en muchos casos mucho más eficientemente.<br />
<br />
Hoy en día, los programas son cada vez más grandes y complejos, demandan mayor velocidad en el procesamiento de información, lo que implica la búsqueda de microprocesadores más rápidos y eficientes.<br />
<br />
==Características==<br />
La microprogramación es una característica importante y esencial de casi todas las arquítecturas CISC. Como por ejemplo: [[Intel 8086]], [[8088]], [[80286]], [[80386]], [[80486]], [[Motorola 68000]], [[68010]], [[68020]], [[68030]], [[6840]]. <br />
<br />
La microprogramación significa que cada instrucción de máquina es interpretada por un microprograma localizado en una memoria en el circuito integrado del procesador. En la década de los sesentas la micropramación, por sus características, era la técnica más apropiada para las tecnologías de memorias existentes en esa época y permitía desarrollar también procesadores con compatibilidad ascendente. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones.<br />
<br />
Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos de reloj (al menos uno por microinstrucción).<br />
La meta fundamental de la arquitectura de CISC es terminar una tarea adentro como pocas líneas de la asamblea como sea posible. Esto es alcanzado construyendo el hardware del procesador que es capaz de entender y de ejecutar una serie de operaciones. <br />
<br />
Para esta tarea particular, un procesador de CISC vendría preparado con una instrucción específica a la llamaremos MULT. Cuando está instrucción esta ejecutada, carga los dos valores en los registros separados, multiplica los operandos en la unidad de la ejecución, y después almacena el producto en el registro apropiado. Así, la tarea entera de multiplicar dos números se puede terminar con una instrucción.<br />
<br />
==MULT 2:3, 5:2==<br />
MULT es la qué se conoce como “instrucción compleja.<br />
<br />
==Funcionamiento ==<br />
Funciona directamente en los bancos de la memoria de computadora y no requiere a programador llamar explícitamente ningún cargamento o las funciones el almacenar. Se asemeja de cerca a un comando en una lengua de alto nivel. Por ejemplo, si dejamos “a” representar el valor de 2:3 y “b” representa el valor de 5:2, después este comando es idéntica a la declaración de C “a = a * B.” <br />
<br />
Una de las ventajas primarias de este sistema es que el recopilador tiene que hacer muy poco el trabajo para traducir una declaración del idioma de alto nivel a la asamblea. Porque la longitud del código es relativamente corta, el ESPOLÓN muy pequeño se requiere para almacenar instrucciones. El énfasis se pone en instrucciones complejas del edificio directamente en el hardware. <br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.azc.uam.mx/publicaciones/enlinea2/num1/1-2.htm /Arquitectura RISC vs CISC] Disponible en:" www.azc.uam.mx ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.itescam.edu.mx/principal/sylabus/fpdb/recursos/r21845.doc/el significado de los términos CISC y Risc] Disponible en:" www.itescam.edu.mx”. Consultado: 25 de enero de 2012<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Archivo:Image4para_microprocesador.gif&diff=1342326Archivo:Image4para microprocesador.gif2012-01-26T20:48:12Z<p>Isis06017 jc.hlg: Subsistema de la Motherboard</p>
<hr />
<div>== Sumario ==<br />
Subsistema de la Motherboard<br />
== Estado de copyright: ==<br />
<br />
== Fuente: ==<br />
http://www.american.edu.co/vs/arquitectura/arquitectura.html</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=CISC&diff=1342273CISC2012-01-26T20:22:06Z<p>Isis06017 jc.hlg: Subsistema de la Motherboard</p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = CISC<br />
| imagen = <br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
“CISC” (complex instruction set computer.<br />
<br />
Juego de Instrucciones Complejas para Computación, en ella el procesador trae cientos de registros y se necesitan muchos pasos y ciclos de reloj para realizar una sola operación. <br />
<br />
No es tan eficiente como [[RISC]] pero si es la más expandida pues fue la usada desde el principio por [[Intel]], el mayor fabricante de procesadores en el mundo, al igual que [[AMD]], su competencia.Existen millones de programas escritos para CISC que no corren en RISC; la diferencia entre ambas arquitecturas se ha acortado mucho con la creciente velocidad alcanzada por los procesadores CISC, sin embargo un procesador RISC de la mitad de velocidad que un CISC trabajará casi igual que este último y en muchos casos mucho más eficientemente.<br />
<br />
Hoy en día, los programas son cada vez más grandes y complejos, demandan mayor velocidad en el procesamiento de información, lo que implica la búsqueda de microprocesadores más rápidos y eficientes.<br />
<br />
==Características==<br />
La microprogramación es una característica importante y esencial de casi todas las arquítecturas CISC. Como por ejemplo: [[Intel 8086]], [[8088]], [[80286]], [[80386]], [[80486]], [[Motorola 68000]], [[68010]], [[68020]], [[68030]], [[6840]]. <br />
<br />
La microprogramación significa que cada instrucción de máquina es interpretada por un microprograma localizado en una memoria en el circuito integrado del procesador. En la década de los sesentas la micropramación, por sus características, era la técnica más apropiada para las tecnologías de memorias existentes en esa época y permitía desarrollar también procesadores con compatibilidad ascendente. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones.<br />
<br />
Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos de reloj (al menos uno por microinstrucción).<br />
La meta fundamental de la arquitectura de CISC es terminar una tarea adentro como pocas líneas de la asamblea como sea posible. Esto es alcanzado construyendo el hardware del procesador que es capaz de entender y de ejecutar una serie de operaciones. <br />
<br />
Para esta tarea particular, un procesador de CISC vendría preparado con una instrucción específica a la llamaremos MULT. Cuando está instrucción esta ejecutada, carga los dos valores en los registros separados, multiplica los operandos en la unidad de la ejecución, y después almacena el producto en el registro apropiado. Así, la tarea entera de multiplicar dos números se puede terminar con una instrucción.<br />
<br />
==MULT 2:3, 5:2==<br />
MULT es la qué se conoce como “instrucción compleja.<br />
<br />
==Funcionamiento ==<br />
Funciona directamente en los bancos de la memoria de computadora y no requiere a programador llamar explícitamente ningún cargamento o las funciones el almacenar. Se asemeja de cerca a un comando en una lengua de alto nivel. Por ejemplo, si dejamos “a” representar el valor de 2:3 y “b” representa el valor de 5:2, después este comando es idéntica a la declaración de C “a = a * B.” <br />
<br />
Una de las ventajas primarias de este sistema es que el recopilador tiene que hacer muy poco el trabajo para traducir una declaración del idioma de alto nivel a la asamblea. Porque la longitud del código es relativamente corta, el ESPOLÓN muy pequeño se requiere para almacenar instrucciones. El énfasis se pone en instrucciones complejas del edificio directamente en el hardware. <br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.azc.uam.mx/publicaciones/enlinea2/num1/1-2.htm /Arquitectura RISC vs CISC] Disponible en:" www.azc.uam.mx ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.itescam.edu.mx/principal/sylabus/fpdb/recursos/r21845.doc/el significado de los términos CISC y Risc] Disponible en:" www.itescam.edu.mx”. Consultado: 25 de enero de 2012<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=CISC&diff=1342252CISC2012-01-26T20:13:48Z<p>Isis06017 jc.hlg: Subsistema de la Motherboard</p>
<hr />
<div>{{desarrollo}}<br />
<br />
{{Ficha Hardware<br />
| nombre = CISC<br />
| imagen = <br />
| pie = <br />
| nombre-clase = <br />
| clase1 = <br />
| clase2 = <br />
| clase3 = <br />
| manuf1 = <br />
| manuf2 = <br />
}}<div align="justify"><br />
<br />
“CISC” (complex instruction set computer, Juego de Instrucciones Complejas para Computación), en ella el procesador trae cientos de registros y se necesitan muchos pasos y ciclos de reloj para realizar una sola operación. <br />
<br />
No es tan eficiente como RISC pero si es la más expandida pues fue la usada desde el principio por Intel, el mayor fabricante de procesadores en el mundo, al igual que AMD su competencia y existen millones de programas escritos para CISC que no corren en RISC; la diferencia entre ambas arquitecturas se ha acortado mucho con la creciente velocidad alcanzada por los procesadores CISC, sin embargo un procesador RISC de la mitad de velocidad que un CISC trabajará casi igual que este último y en muchos casos mucho más eficientemente.<br />
Hoy en día, los programas son cada vez más grandes y complejos, demandan mayor velocidad en el procesamiento de información, lo que implica la búsqueda de microprocesadores más rápidos y eficientes.<br />
<br />
==Características==<br />
La microprogramación es una característica importante y esencial de casi todas las arquítecturas CISC. Como por ejemplo: Intel 8086, 8088, 80286, 80386, 80486. Motorola 68000, 68010, 68020, 68030, 6840. <br />
<br />
La microprogramación significa que cada instrucción de máquina es interpretada por un microprograma localizado en una memoria en el circuito integrado del procesador. En la década de los sesentas la micropramación, por sus características, era la técnica más apropiada para las tecnologías de memorias existentes en esa época y permitía desarrollar también procesadores con compatibilidad ascendente. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones.<br />
<br />
Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos de reloj (al menos uno por microinstrucción).<br />
La meta fundamental de la arquitectura de CISC es terminar una tarea adentro como pocas líneas de la asamblea como sea posible. Esto es alcanzado construyendo el hardware del procesador que es capaz de entender y de ejecutar una serie de operaciones. <br />
<br />
Para esta tarea particular, un procesador de CISC vendría preparado con una instrucción específica a la llamaremos MULT. Cuando está instrucción esta ejecutada, carga los dos valores en los registros separados, multiplica los operandos en la unidad de la ejecución, y después almacena el producto en el registro apropiado. Así, la tarea entera de multiplicar dos números se puede terminar con una instrucción: <br />
==MULT 2:3, 5:2==<br />
MULT es la qué se conoce como “instrucción compleja.<br />
<br />
==Funcionamiento ==<br />
Funciona directamente en los bancos de la memoria de computadora y no requiere a programador llamar explícitamente ningún cargamento o las funciones el almacenar. Se asemeja de cerca a un comando en una lengua de alto nivel. Por ejemplo, si dejamos “a” representar el valor de 2:3 y “b” representa el valor de 5:2, después este comando es idéntica a la declaración de C “a = a * B.” <br />
<br />
Una de las ventajas primarias de este sistema es que el recopilador tiene que hacer muy poco el trabajo para traducir una declaración del idioma de alto nivel a la asamblea. Porque la longitud del código es relativamente corta, el ESPOLÓN muy pequeño se requiere para almacenar instrucciones. El énfasis se pone en instrucciones complejas del edificio directamente en el hardware. <br />
<br />
== Fuentes ==<br />
*Articulo.[http://www.azc.uam.mx/publicaciones/enlinea2/num1/1-2.htm /Arquitectura RISC vs CISC] Disponible en:" www.azc.uam.mx ".Consultado: 25 de enero de 2012<br />
<br />
*Articulo.[http://www.itescam.edu.mx/principal/sylabus/fpdb/recursos/r21845.doc/el significado de los términos CISC y Risc] Disponible en:" www.itescam.edu.mx”. Consultado: 25 de enero de 2012<br />
<br />
[[Category:Ciencias_informáticas]] [[Category:Hardware]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Archivo:Clark.jpg&diff=954929Archivo:Clark.jpg2011-09-26T15:31:17Z<p>Isis06017 jc.hlg: Soprano Lírica-Spinto, primera figura del Teatro Lírico Rodrigo Prats de Holguín</p>
<hr />
<div>== Sumario ==<br />
Soprano Lírica-Spinto, primera figura del Teatro Lírico Rodrigo Prats de Holguín<br />
== Estado de copyright: ==<br />
<br />
== Fuente: ==<br />
http://www.econoarte.cult.cu/images/personalidades/clark.jpg</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Maria_Luisa_Clark_Seigido&diff=954732Maria Luisa Clark Seigido2011-09-26T15:18:42Z<p>Isis06017 jc.hlg: </p>
<hr />
<div>{{Ficha_Persona<br />
|nombre = Maria Luisa Clark Seigido<br />
|nombre completo = Maria Luisa Clark Seigido<br />
|otros nombres = <br />
|imagen =clark.jpg<br />
|tamaño = <br />
|descripción = [[Soprano Lírica- Spinto]], primera figura del Teatro Lírico Rodrigo Prats de Holguín y profesora de canto del Instituto Superior de Arte<br />
|fecha de nacimiento = <br />
|lugar de nacimiento = [[Holguín]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento <br />
|lugar de fallecimiento =<br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad = <br />
|ciudadania = <br />
|educación = <br />
|alma máter = <br />
|ocupación = Soprano Lírica- Spinto, primera figura del Teatro Lírico Rodrigo Prats de Holguín y profesora de canto del Instituto Superior de Arte<br />
|conocido = Soprano Lírica- Spinto, primera figura del Teatro Lírico Rodrigo Prats de Holguín y profesora de canto del Instituto Superior de Arte<br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge =<br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<br />
<br />
'''Maria Luisa Clark Seigido'''. Soprano Lírica-Spinto, primera figura del Teatro Lírico [[Rodrigo Prats]] de [[Holguín]], y profesora de canto del Instituto Superior de Arte, además es miembro destacada de la Comisión Rectora Nacional, y forma parte de la Comisión Nacional de Evaluación Artística.<br />
<br />
== Comienzo de su vida Artística ==<br />
<br />
Comenzó su vida artística en el coro de la Iglesia [[San Isidoro]] de Holguín. Desde pequeña participaba en veladas y actos en la escuela donde cursaba estudios. La vía de ingreso al trabajo profesional fue por una convocatoria que hace el teatro Lírico de Holguín y realiza la prueba de ingreso, comenzando a laborar el [[29 de noviembre]] de [[1969]]. <br />
<br />
Comenzó en la propia compañía del Teatro Lírico de Holguín al presentarse a una audición y ser escogida para ser parte de la compañía en el año 1969, desde ese entonces ha participado en todas las obras puestas en escena por esta institución, siempre haciendo roles protagónicos, por su extraordinario timbre y la belleza de su voz es conocida desde hace tiempo como La Voz de Oro de [[Cuba]].<br />
<br />
== Formación de La Voz de Oro de Cuba==<br />
<br />
Su formación ha sido principalmente autodidacta; en varias disciplinas de la profesión. Posee una formación artística muy completa púes ha recibido clases de italiano, francés, Historia del arte Cubano. <br />
<br />
Además ha recibido clases de actuación con el profesor: Adolfo Gutkin de canto con la soprano Sonia Gálvez y en la escuela profesional de música de nuestra ciudad.<br />
<br />
==Preparación Artística==<br />
<br />
Ha recibido seminarios y cursos de Italiano con [[Raúl Camayd]] [[1973]], Francés con Armando Urbino [[1977]], otras disciplinas en el ISA, se ha desempeñado también como profesora tanto del Centro de Superación Profesional como de la Unidad Docente de Canto Raúl Camayd del ISA desde su fundación. <br />
<br />
==Participación en toda la programación del teatro Lírico==<br />
<br />
Desde inicios hasta la fecha su participación en toda la programación es sistemática y estable; obras conciertos, recitales, programas de radio y televisión. <br />
<br />
Tanto la crítica nacional como la internacional le han brindado muy favorables elogios, ademas de los especialistas de varios órganos de prensa, Radio y Televisión que han sabido valorar el nivel técnico y artístico que posee.<br />
<br />
Además ha realizando conciertos y recitales operísticos, de música cubana e internacional por los catorce municipios de la provincia, giras por todo el país, invitaciones tan importantes como las recibidas por el maestro [[Rodrigo Prats]] para participar en la gala artística en el Festival [[Adolfo Guzmán]] en [[1980]], en los conciertos [[Rita Montaner]] y Rita in Memorian.<br />
<br />
<br />
<br />
==Homenaje y Distinciones==<br />
<br />
<br />
<br />
En 1980 recibe por otorgamiento de la Comisión Nacional de evaluación artística el Certificado de Especialidad de Cantante Solista.<br />
<br />
Recibió homenaje en La Habana, por la Casa de Cultura en Holguín y por el Teatro Lírico [[Eddy Suñol]] en [[1999]] por cumplir años de vida artística.<br />
<br />
Posee la distinción por la cultura cubana El Aldabón de la Periquera, posee medallas Raúl Gómez García, [[23 de agosto]], diplomas y certificados de organismos e instituciones culturales y políticas. <br />
<br />
Posee el premio Alberto Dávalos, una vida Consagrada al Arte Escénico que otorga todos los años el [[CPAE]] en el mes de marzo del [[2001]].<br />
<br />
==Filmaciones de obras==<br />
<br />
<br />
<br />
La Viuda Alegre<br />
La Habana que vuelve <br />
Vídeos Promocionales<br />
<br />
<br />
== Fuentes ==<br />
<br />
*Artículo de la Web <br />
[http://www.baibrama.cult.cu/pages/person.php?idperson María Luisa Clark Seigido]<br />
<br />
[[Category:Personalidades]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Maria_Luisa_Clark_Seigido&diff=954568Maria Luisa Clark Seigido2011-09-26T15:03:50Z<p>Isis06017 jc.hlg: /* Homenaje y Distinciones */</p>
<hr />
<div>{{Ficha_Persona<br />
|nombre = Maria Luisa Clark Seigido<br />
|nombre completo = Maria Luisa Clark Seigido<br />
|otros nombres = <br />
|imagen = <br />
|tamaño = <br />
|descripción = [[Soprano Lírica- Spinto]], primera figura del Teatro Lírico Rodrigo Prats de Holguín y profesora de canto del Instituto Superior de Arte<br />
|fecha de nacimiento = <br />
|lugar de nacimiento = [[Holguín]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento <br />
|lugar de fallecimiento =<br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad = <br />
|ciudadania = <br />
|educación = <br />
|alma máter = <br />
|ocupación = Soprano Lírica- Spinto, primera figura del Teatro Lírico Rodrigo Prats de Holguín y profesora de canto del Instituto Superior de Arte<br />
|conocido = Soprano Lírica- Spinto, primera figura del Teatro Lírico Rodrigo Prats de Holguín y profesora de canto del Instituto Superior de Arte<br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge =<br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<br />
<br />
'''Maria Luisa Clark Seigido''' Soprano Lírica-Spinto, primera figura del Teatro Lírico [[Rodrigo Prats de Holguín]] y profesora de canto del Instituto Superior de Arte, además es miembro destacado de la Comisión Rectora Nacional, y forma parte de la [[Comisión Nacional de Evaluación Artística]].<br />
<br />
== Comienzo de su vida Artística ==<br />
<br />
Comenzó su vida artística en el coro de la Iglesia [[San Isidoro]] de Holguín. Desde pequeña participaba en veladas y actos en la escuela donde cursaba estudios. La vía de ingreso al trabajo profesional fue por una convocatoria que hace el teatro [[Lírico de Holguín]] y realiza la prueba de ingreso, comenzando a laborar el [[29 de noviembre de 1969]]. <br />
<br />
Comenzó en la propia compañía del Teatro Lírico de Holguín al presentarse a una audición y ser escogida para ser parte de la compañía en el año 1969, desde ese entonces ha participado en todas las obras puestas en escena por esta institución, siempre haciendo roles protagónicos, por su extraordinario timbre y la belleza de su voz es conocida desde hace tiempo como [[La Voz de Oro de Cuba]].<br />
<br />
== Formación de La Voz de Oro de Cuba==<br />
<br />
Su formación ha sido principalmente autodidacta; en varias disciplinas de la profesión. Posee una formación artística muy completa púes ha recibido clases de italiano, francés, Historia del arte Cubano. <br />
<br />
Además ha recibido clases de actuación con el profesor: [[Adolfo Gutkin]] de canto con la soprano [[Sonia Gálvez]] y en la escuela profesional de música de nuestra ciudad.<br />
<br />
==Preparación Artística==<br />
<br />
Ha recibido seminarios y cursos de Italiano con [[Raúl Camayd]] [[1973]], Francés con [[Armando Urbino]] [[1977]], otras disciplinas en el ISA, se ha desempeñado también como profesora tanto del Centro de Superación Profesional como de la Unidad Docente de Canto [[Raúl Camayd]] del ISA desde su fundación. <br />
<br />
==Participación en toda la programación del teatro Lírico==<br />
<br />
Desde inicios hasta la fecha su participación en toda la programación es sistemática y estable; obras conciertos, recitales, programas de radio y televisión. <br />
<br />
Tanto la crítica nacional como la internacional le han brindado muy favorables elogios, ademas de los especialistas de varios órganos de prensa, Radio y Televisión que han sabido valorar el nivel técnico y artístico que posee.<br />
<br />
Además ha realizando conciertos y recitales operísticos, de música cubana e internacional por los catorce municipios de la provincia, giras por todo el país, invitaciones tan importantes como las recibidas por el maestro [[Rodrigo Prats]] para participar en la gala artística en el Festival [[Adolfo Guzmán en 1980]], en los conciertos [[Rita Montaner]] y [[Rita in Memorian]].<br />
<br />
<br />
<br />
==Homenaje y Distinciones==<br />
<br />
<br />
<br />
En [[1980]] recibe por otorgamiento de la Comisión Nacional de evaluación artística el [[Certificado de Especialidad de Cantante Solista]].<br />
<br />
Recibió homenaje en La Habana, por la Casa de Cultura en Holguín y por el Teatro Lírico [[Eddy Suñol]] en 1999 por cumplir años de vida artística.<br />
<br />
Posee la distinción por la cultura cubana [[El Aldabón de la Periquera]],posee medallas [[Raúl Gómez García]], [[23 de agosto]], diplomas y certificados de organismos e instituciones culturales y políticas. <br />
<br />
Posee el premio [[Alberto Dávalos]], una vida Consagrada al Arte Escénico que otorga todos los años el [[CPAE]] en el mes de [[marzo del 2001]].<br />
<br />
==Filmaciones de obras==<br />
<br />
<br />
<br />
La Viuda Alegre<br />
La Habana que vuelve <br />
Vídeos Promocionales<br />
<br />
<br />
== Fuentes ==<br />
<br />
*Artículo de la Web <br />
[http://www.baibrama.cult.cu/pages/person.php?idperson]<br />
<br />
[[Category:Personalidades]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Maria_Luisa_Clark_Seigido&diff=954430Maria Luisa Clark Seigido2011-09-26T14:57:29Z<p>Isis06017 jc.hlg: /* Homenaje y Distinciones */</p>
<hr />
<div>{{Ficha_Persona<br />
|nombre = Maria Luisa Clark Seigido<br />
|nombre completo = Maria Luisa Clark Seigido<br />
|otros nombres = <br />
|imagen = <br />
|tamaño = <br />
|descripción = [[Soprano Lírica- Spinto]], primera figura del Teatro Lírico Rodrigo Prats de Holguín y profesora de canto del Instituto Superior de Arte<br />
|fecha de nacimiento = <br />
|lugar de nacimiento = [[Holguín]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento <br />
|lugar de fallecimiento =<br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad = <br />
|ciudadania = <br />
|educación = <br />
|alma máter = <br />
|ocupación = Soprano Lírica- Spinto, primera figura del Teatro Lírico Rodrigo Prats de Holguín y profesora de canto del Instituto Superior de Arte<br />
|conocido = Soprano Lírica- Spinto, primera figura del Teatro Lírico Rodrigo Prats de Holguín y profesora de canto del Instituto Superior de Arte<br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge =<br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<br />
<br />
'''Maria Luisa Clark Seigido''' Soprano Lírica-Spinto, primera figura del Teatro Lírico [[Rodrigo Prats de Holguín]] y profesora de canto del Instituto Superior de Arte, además es miembro destacado de la Comisión Rectora Nacional, y forma parte de la [[Comisión Nacional de Evaluación Artística]].<br />
<br />
== Comienzo de su vida Artística ==<br />
<br />
Comenzó su vida artística en el coro de la Iglesia [[San Isidoro]] de Holguín. Desde pequeña participaba en veladas y actos en la escuela donde cursaba estudios. La vía de ingreso al trabajo profesional fue por una convocatoria que hace el teatro [[Lírico de Holguín]] y realiza la prueba de ingreso, comenzando a laborar el [[29 de noviembre de 1969]]. <br />
<br />
Comenzó en la propia compañía del Teatro Lírico de Holguín al presentarse a una audición y ser escogida para ser parte de la compañía en el año 1969, desde ese entonces ha participado en todas las obras puestas en escena por esta institución, siempre haciendo roles protagónicos, por su extraordinario timbre y la belleza de su voz es conocida desde hace tiempo como [[La Voz de Oro de Cuba]].<br />
<br />
== Formación de La Voz de Oro de Cuba==<br />
<br />
Su formación ha sido principalmente autodidacta; en varias disciplinas de la profesión. Posee una formación artística muy completa púes ha recibido clases de italiano, francés, Historia del arte Cubano. <br />
<br />
Además ha recibido clases de actuación con el profesor: [[Adolfo Gutkin]] de canto con la soprano [[Sonia Gálvez]] y en la escuela profesional de música de nuestra ciudad.<br />
<br />
==Preparación Artística==<br />
<br />
Ha recibido seminarios y cursos de Italiano con [[Raúl Camayd]] [[1973]], Francés con [[Armando Urbino]] [[1977]], otras disciplinas en el ISA, se ha desempeñado también como profesora tanto del Centro de Superación Profesional como de la Unidad Docente de Canto [[Raúl Camayd]] del ISA desde su fundación. <br />
<br />
==Participación en toda la programación del teatro Lírico==<br />
<br />
Desde inicios hasta la fecha su participación en toda la programación es sistemática y estable; obras conciertos, recitales, programas de radio y televisión. <br />
<br />
Tanto la crítica nacional como la internacional le han brindado muy favorables elogios, ademas de los especialistas de varios órganos de prensa, Radio y Televisión que han sabido valorar el nivel técnico y artístico que posee.<br />
<br />
Además ha realizando conciertos y recitales operísticos, de música cubana e internacional por los catorce municipios de la provincia, giras por todo el país, invitaciones tan importantes como las recibidas por el maestro [[Rodrigo Prats]] para participar en la gala artística en el Festival [[Adolfo Guzmán en 1980]], en los conciertos [[Rita Montaner]] y [[Rita in Memorian]].<br />
<br />
<br />
<br />
==Homenaje y Distinciones==<br />
<br />
<br />
<br />
En [[1980]] recibe por otorgamiento de la Comisión Nacional de evaluación artística el [[Certificado de Especialidad de Cantante Solista]].<br />
<br />
Recibió homenaje en La Habana, por la Casa de Cultura en Holguín y por el Teatro Lírico [[Eddy Suñol]] en 1999 por cumplir años de vida artística.<br />
<br />
Posee la distinción por la cultura cubana [[El Aldabón de la Periquera]],posee medallas [[Raúl Gómez García]],[[23 de agosto]], diplomas y certificados de organismos e instituciones culturales y políticas. <br />
<br />
Posee el premio [[Alberto Dávalos]], una vida Consagrada al Arte Escénico que otorga todos los años el [[CPAE]] en el mes de [[marzo de 2001]].<br />
<br />
==Filmaciones de obras==<br />
<br />
<br />
<br />
La Viuda Alegre<br />
La Habana que vuelve <br />
Vídeos Promocionales<br />
<br />
<br />
== Fuentes ==<br />
<br />
*Artículo de la Web <br />
[http://www.baibrama.cult.cu/pages/person.php?idperson]<br />
<br />
[[Category:Personalidades]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Maria_Luisa_Clark_Seigido&diff=954338Maria Luisa Clark Seigido2011-09-26T14:47:22Z<p>Isis06017 jc.hlg: </p>
<hr />
<div>{{Ficha_Persona<br />
|nombre = Maria Luisa Clark Seigido<br />
|nombre completo = Maria Luisa Clark Seigido<br />
|otros nombres = <br />
|imagen = <br />
|tamaño = <br />
|descripción = [[Soprano Lírica- Spinto]], primera figura del Teatro Lírico Rodrigo Prats de Holguín y profesora de canto del Instituto Superior de Arte<br />
|fecha de nacimiento = <br />
|lugar de nacimiento = [[Holguín]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento <br />
|lugar de fallecimiento =<br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad = <br />
|ciudadania = <br />
|educación = <br />
|alma máter = <br />
|ocupación = Soprano Lírica- Spinto, primera figura del Teatro Lírico Rodrigo Prats de Holguín y profesora de canto del Instituto Superior de Arte<br />
|conocido = Soprano Lírica- Spinto, primera figura del Teatro Lírico Rodrigo Prats de Holguín y profesora de canto del Instituto Superior de Arte<br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge =<br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<br />
<br />
'''Maria Luisa Clark Seigido''' Soprano Lírica-Spinto, primera figura del Teatro Lírico [[Rodrigo Prats de Holguín]] y profesora de canto del Instituto Superior de Arte, además es miembro destacado de la Comisión Rectora Nacional, y forma parte de la [[Comisión Nacional de Evaluación Artística]].<br />
<br />
== Comienzo de su vida Artística ==<br />
<br />
Comenzó su vida artística en el coro de la Iglesia [[San Isidoro]] de Holguín. Desde pequeña participaba en veladas y actos en la escuela donde cursaba estudios. La vía de ingreso al trabajo profesional fue por una convocatoria que hace el teatro [[Lírico de Holguín]] y realiza la prueba de ingreso, comenzando a laborar el [[29 de noviembre de 1969]]. <br />
<br />
Comenzó en la propia compañía del Teatro Lírico de Holguín al presentarse a una audición y ser escogida para ser parte de la compañía en el año 1969, desde ese entonces ha participado en todas las obras puestas en escena por esta institución, siempre haciendo roles protagónicos, por su extraordinario timbre y la belleza de su voz es conocida desde hace tiempo como [[La Voz de Oro de Cuba]].<br />
<br />
== Formación de La Voz de Oro de Cuba==<br />
<br />
Su formación ha sido principalmente autodidacta; en varias disciplinas de la profesión. Posee una formación artística muy completa púes ha recibido clases de italiano, francés, Historia del arte Cubano. <br />
<br />
Además ha recibido clases de actuación con el profesor: [[Adolfo Gutkin]] de canto con la soprano [[Sonia Gálvez]] y en la escuela profesional de música de nuestra ciudad.<br />
<br />
==Preparación Artística==<br />
<br />
Ha recibido seminarios y cursos de Italiano con [[Raúl Camayd]] [[1973]], Francés con [[Armando Urbino]] [[1977]], otras disciplinas en el ISA, se ha desempeñado también como profesora tanto del Centro de Superación Profesional como de la Unidad Docente de Canto [[Raúl Camayd]] del ISA desde su fundación. <br />
<br />
==Participación en toda la programación del teatro Lírico==<br />
<br />
Desde inicios hasta la fecha su participación en toda la programación es sistemática y estable; obras conciertos, recitales, programas de radio y televisión. <br />
<br />
Tanto la crítica nacional como la internacional le han brindado muy favorables elogios, ademas de los especialistas de varios órganos de prensa, Radio y Televisión que han sabido valorar el nivel técnico y artístico que posee.<br />
<br />
Además ha realizando conciertos y recitales operísticos, de música cubana e internacional por los catorce municipios de la provincia, giras por todo el país, invitaciones tan importantes como las recibidas por el maestro [[Rodrigo Prats]] para participar en la gala artística en el Festival [[Adolfo Guzmán en 1980]], en los conciertos [[Rita Montaner]] y [[Rita in Memorian]].<br />
<br />
<br />
<br />
==Homenaje y Distinciones==<br />
<br />
<br />
<br />
En [[1980]] recibe por otorgamiento de la Comisión Nacional de evaluación artística el [[Certificado de Especialidad de Cantante Solista]].<br />
<br />
Recibió homenaje en La Habana, por la Casa de Cultura en Holguín y por el Teatro Lírico [[Eddy Suñol]] en [[1999]] por cumplir años de vida artística.<br />
<br />
<br />
Posee la distinción por la cultura cubana [[El Aldabón de la Periquera]], medallas [[Raúl Gómez García]] medalla [[23 de agosto]] diplomas y certificados de organismos e instituciones culturales y políticas. <br />
<br />
Premio [[Alberto Dávalos]], una vida Consagrada al Arte Escénico que otorga todos los años el [[CPAE]] en el mes de [[marzo de 2001]].<br />
<br />
<br />
==Filmaciones de obras==<br />
<br />
<br />
<br />
La Viuda Alegre<br />
La Habana que vuelve <br />
Vídeos Promocionales<br />
<br />
<br />
== Fuentes ==<br />
<br />
*Artículo de la Web <br />
[http://www.baibrama.cult.cu/pages/person.php?idperson]<br />
<br />
[[Category:Personalidades]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Maria_Luisa_Clark_Seigido&diff=954083Maria Luisa Clark Seigido2011-09-26T14:34:36Z<p>Isis06017 jc.hlg: /* Formación de La Voz de Oro de Cuba */</p>
<hr />
<div>{{Ficha_Persona<br />
|nombre = Maria Luisa Clark Seigido<br />
|nombre completo = Maria Luisa Clark Seigido<br />
|otros nombres = <br />
|imagen = <br />
|tamaño = <br />
|descripción = Soprano Lírica- Spinto, primera figura del Teatro Lírico [[Rodrigo Prats]] de Holguín y profesora de canto del Instituto Superior de Arte<br />
|fecha de nacimiento = <br />
|lugar de nacimiento = [[Holguín]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento <br />
|lugar de fallecimiento =<br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad = <br />
|ciudadania = <br />
|educación = <br />
|alma máter = <br />
|ocupación = Soprano Lírica- Spinto, primera figura del Teatro Lírico [[Rodrigo Prats]] de Holguín y profesora de canto del Instituto Superior de Arte<br />
|conocido = Soprano Lírica- Spinto, primera figura del Teatro Lírico [[Rodrigo Prats]] de Holguín y profesora de canto del Instituto Superior de Arte<br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge =<br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<br />
<br />
'''Maria Luisa Clark Seigido''' [[Soprano Lírica-Spinto]], primera figura del Teatro Lírico [[Rodrigo Prats]] de [[Holguín]] y profesora de canto del Instituto Superior de Arte, además es miembro destacado de la [[Comisión Rectora Nacional]], y forma parte de la [[Comisión Nacional de Evaluación Artística]].<br />
<br />
== Comienzo de su vida Artística ==<br />
<br />
<br />
Comenzó su vida artística en el coro de la Iglesia [[San Isidoro]] de Holguín. Desde pequeña participaba en veladas y actos en la escuela donde cursaba estudios. La vía de ingreso al trabajo profesional fue por una convocatoria que hace el teatro [[Lírico de Holguín]] y realiza la prueba de ingreso, comenzando a laborar el [[29 de noviembre de 1969]]. <br />
<br />
Comenzó en la propia compañía del Teatro Lírico de Holguín al presentarse a una audición y ser escogida para ser parte de la compañía en el año 1969, desde ese entonces ha participado en todas las obras puestas en escena por esta institución, siempre haciendo roles protagónicos, por su extraordinario timbre y la belleza de su voz es conocida desde hace tiempo como [[La Voz de Oro de Cuba]].<br />
<br />
== Formación de La Voz de Oro de Cuba==<br />
<br />
<br />
Su formación ha sido principalmente autodidacta; en varias disciplinas de la profesión. <br />
<br />
Posee una formación artística muy completa púes ha recibido clases de italiano, francés, Historia del arte Cubano. <br />
<br />
Ha recibido clases de actuación con el profesor: [[Adolfo Gutkin]] de canto con la soprano [[Sonia Gálvez]] y en la escuela profesional de música de nuestra ciudad.<br />
<br />
==Preparación Artística==<br />
<br />
<br />
Ha recibido seminarios y cursos de Italiano con [[Raúl Camayd]] [[1973]], Francés con [[Armando Urbino]] [[1977]], otras disciplinas en el ISA, se ha desempeñado también como profesora tanto del Centro de Superación Profesional como de la Unidad Docente de Canto [[Raúl Camayd]] del ISA desde su fundación. <br />
<br />
<br />
==Participación en toda la programación del teatro Lírico==<br />
<br />
<br />
Desde inicios hasta la fecha su participación en toda la programación es sistemática y estable; obras conciertos, recitales, programas de radio y televisión. Tanto la crítica nacional como la internacional la han brindado muy favorables elogios, así como directores: [[Rodrigo Prats]], [[Félix Guerrero, [[Fabio Landa]], [[Harold Gramatges]] y de artistas como [[Rosa Fornés]], [[Esther Borja]], [[Juan Espinosa]], Raúl Camayd, de los profesores de canto [[Mariana de Gonitch]], [[Margarita Hourrutinier]]; críticos especializados como [[Alberto Yori]] , así como los especialistas que en varios órganos de prensa, Radio Y Televisión han sabido valorar el nivel técnico y artístico que posee.<br />
<br />
<br />
<br />
Además ha realizando conciertos y recitales operísticos, de música cubana e internacional por los catorce municipios de la provincia, giras por todo el país, invitaciones tan importantes como las recibidas por el maestro Rodrigo Prats para participar en la gala artística en el Festival [[Adolfo Guzmán]] en 1980, en los conciertos [[Rita Montaner○]] y [[Rita in Memorian]].<br />
<br />
<br />
<br />
==Homenaje y Distinciones==<br />
<br />
<br />
<br />
En [[1980]] recibe por otorgamiento de la Comisión Nacional de evaluación artística el [[Certificado de Especialidad de Cantante Solista]] Recibió homenaje en La Habana, por la Casa de Cultura en Holguín y por el Teatro Lírico en al teatro [[Eddy Suñol]] en el [[1999]] por cumplir años de vida artística.<br />
<br />
Posee la Distinción por la Cultura Cubana [[El Aldabón de la Periquera]] Medallas [[Raúl Gómez García]] Medalla [[23 de agosto]] Diplomas y Certificados de organismos e instituciones culturales y políticas. Premio [[Alberto Dávalos]], una vida Consagrada al Arte Escénico que otorga todos los años el [[CPAE]] en el mes de [[marzo de 2001]].<br />
<br />
<br />
==Filmaciones de obras==<br />
<br />
<br />
<br />
La Viuda Alegre<br />
La Habana que vuelve <br />
Vídeos Promocionales<br />
<br />
<br />
== Fuentes ==<br />
<br />
*Artículo de la Web <br />
[http://www.baibrama.cult.cu/pages/person.php?idperson=3]<br />
<br />
[[Category:Personalidades]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Maria_Luisa_Clark_Seigido&diff=953931Maria Luisa Clark Seigido2011-09-26T14:22:20Z<p>Isis06017 jc.hlg: /* Comienzo de su vida Artística */</p>
<hr />
<div>{{Ficha_Persona<br />
|nombre = Maria Luisa Clark Seigido<br />
|nombre completo = Maria Luisa Clark Seigido<br />
|otros nombres = <br />
|imagen = <br />
|tamaño = <br />
|descripción = Soprano Lírica- Spinto, primera figura del Teatro Lírico [[Rodrigo Prats]] de Holguín y profesora de canto del Instituto Superior de Arte<br />
|fecha de nacimiento = <br />
|lugar de nacimiento = [[Holguín]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento <br />
|lugar de fallecimiento =<br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad = <br />
|ciudadania = <br />
|educación = <br />
|alma máter = <br />
|ocupación = Soprano Lírica- Spinto, primera figura del Teatro Lírico [[Rodrigo Prats]] de Holguín y profesora de canto del Instituto Superior de Arte<br />
|conocido = Soprano Lírica- Spinto, primera figura del Teatro Lírico [[Rodrigo Prats]] de Holguín y profesora de canto del Instituto Superior de Arte<br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge =<br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<br />
<br />
'''Maria Luisa Clark Seigido''' [[Soprano Lírica-Spinto]], primera figura del Teatro Lírico [[Rodrigo Prats]] de [[Holguín]] y profesora de canto del Instituto Superior de Arte, además es miembro destacado de la [[Comisión Rectora Nacional]], y forma parte de la [[Comisión Nacional de Evaluación Artística]].<br />
<br />
== Comienzo de su vida Artística ==<br />
<br />
<br />
Comenzó su vida artística en el coro de la Iglesia [[San Isidoro]] de Holguín. Desde pequeña participaba en veladas y actos en la escuela donde cursaba estudios. La vía de ingreso al trabajo profesional fue por una convocatoria que hace el teatro [[Lírico de Holguín]] y realiza la prueba de ingreso, comenzando a laborar el [[29 de noviembre de 1969]]. <br />
<br />
Comenzó en la propia compañía del Teatro Lírico de Holguín al presentarse a una audición y ser escogida para ser parte de la compañía en el año 1969, desde ese entonces ha participado en todas las obras puestas en escena por esta institución, siempre haciendo roles protagónicos, por su extraordinario timbre y la belleza de su voz es conocida desde hace tiempo como [[La Voz de Oro de Cuba]].<br />
<br />
== Formación de La Voz de Oro de Cuba==<br />
<br />
<br />
Su formación ha sido principalmente autodidacta; en varias disciplinas de la profesión,<br />
<br />
<br />
Posee una formación artística muy completa púes ha recibido clases de italiano, francés, Historia del arte Cubano. Ha recibido clases de actuación con el profesor: [[Adolfo Gutkin,]] de canto con la soprano: [[Sonia Gálvez]] y en la escuela profesional de música de nuestra ciudad.<br />
<br />
<br />
==Preparación Artística==<br />
<br />
<br />
Ha recibido seminarios y cursos de Italiano con [[Raúl Camayd]] [[1973]], Francés con [[Armando Urbino]] [[1977]], otras disciplinas en el ISA, se ha desempeñado también como profesora tanto del Centro de Superación Profesional como de la Unidad Docente de Canto [[Raúl Camayd]] del ISA desde su fundación. <br />
<br />
<br />
==Participación en toda la programación del teatro Lírico==<br />
<br />
<br />
Desde inicios hasta la fecha su participación en toda la programación es sistemática y estable; obras conciertos, recitales, programas de radio y televisión. Tanto la crítica nacional como la internacional la han brindado muy favorables elogios, así como directores: [[Rodrigo Prats]], [[Félix Guerrero, [[Fabio Landa]], [[Harold Gramatges]] y de artistas como [[Rosa Fornés]], [[Esther Borja]], [[Juan Espinosa]], Raúl Camayd, de los profesores de canto [[Mariana de Gonitch]], [[Margarita Hourrutinier]]; críticos especializados como [[Alberto Yori]] , así como los especialistas que en varios órganos de prensa, Radio Y Televisión han sabido valorar el nivel técnico y artístico que posee.<br />
<br />
<br />
<br />
Además ha realizando conciertos y recitales operísticos, de música cubana e internacional por los catorce municipios de la provincia, giras por todo el país, invitaciones tan importantes como las recibidas por el maestro Rodrigo Prats para participar en la gala artística en el Festival [[Adolfo Guzmán]] en 1980, en los conciertos [[Rita Montaner○]] y [[Rita in Memorian]].<br />
<br />
<br />
<br />
==Homenaje y Distinciones==<br />
<br />
<br />
<br />
En [[1980]] recibe por otorgamiento de la Comisión Nacional de evaluación artística el [[Certificado de Especialidad de Cantante Solista]] Recibió homenaje en La Habana, por la Casa de Cultura en Holguín y por el Teatro Lírico en al teatro [[Eddy Suñol]] en el [[1999]] por cumplir años de vida artística.<br />
<br />
Posee la Distinción por la Cultura Cubana [[El Aldabón de la Periquera]] Medallas [[Raúl Gómez García]] Medalla [[23 de agosto]] Diplomas y Certificados de organismos e instituciones culturales y políticas. Premio [[Alberto Dávalos]], una vida Consagrada al Arte Escénico que otorga todos los años el [[CPAE]] en el mes de [[marzo de 2001]].<br />
<br />
<br />
==Filmaciones de obras==<br />
<br />
<br />
<br />
La Viuda Alegre<br />
La Habana que vuelve <br />
Vídeos Promocionales<br />
<br />
<br />
== Fuentes ==<br />
<br />
*Artículo de la Web <br />
[http://www.baibrama.cult.cu/pages/person.php?idperson=3]<br />
<br />
[[Category:Personalidades]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Maria_Luisa_Clark_Seigido&diff=953884Maria Luisa Clark Seigido2011-09-26T14:12:25Z<p>Isis06017 jc.hlg: Página creada con '{{Ficha_Persona |nombre = Maria Luisa Clark Seigido |nombre completo = Maria Luisa Clark Seigido |otros nombres = |imagen = |tamaño = |descripción = Soprano Lírica- Spinto...'</p>
<hr />
<div>{{Ficha_Persona<br />
|nombre = Maria Luisa Clark Seigido<br />
|nombre completo = Maria Luisa Clark Seigido<br />
|otros nombres = <br />
|imagen = <br />
|tamaño = <br />
|descripción = Soprano Lírica- Spinto, primera figura del Teatro Lírico [[Rodrigo Prats]] de Holguín y profesora de canto del Instituto Superior de Arte<br />
|fecha de nacimiento = <br />
|lugar de nacimiento = [[Holguín]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento <br />
|lugar de fallecimiento =<br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad = <br />
|ciudadania = <br />
|educación = <br />
|alma máter = <br />
|ocupación = Soprano Lírica- Spinto, primera figura del Teatro Lírico [[Rodrigo Prats]] de Holguín y profesora de canto del Instituto Superior de Arte<br />
|conocido = Soprano Lírica- Spinto, primera figura del Teatro Lírico [[Rodrigo Prats]] de Holguín y profesora de canto del Instituto Superior de Arte<br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge =<br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<br />
<br />
'''Maria Luisa Clark Seigido''' [[Soprano Lírica-Spinto]], primera figura del Teatro Lírico [[Rodrigo Prats]] de [[Holguín]] y profesora de canto del Instituto Superior de Arte, además es miembro destacado de la [[Comisión Rectora Nacional]], y forma parte de la [[Comisión Nacional de Evaluación Artística]].<br />
<br />
== Comienzo de su vida Artística ==<br />
<br />
<br />
Comenzó su vida artística en el coro de la Iglesia [[San Isidoro]] de Holguín. Desde pequeña participaba en veladas y actos en la escuela donde cursaba estudios. La vía de ingreso al trabajo profesional fue por una convocatoria que hace el teatro [[Lírico de Holguín]] y realiza la prueba de ingreso, comenzando a laborar el [[29.de.noviembre]]de [[1969]]. Comenzó en la propia compañía del Teatro Lírico de Holguín al presentarse a una audición y ser escogida para ser parte de la compañía en el año 1969, desde ese entonces ha participado en todas las obras puestas en escena por esta institución, siempre haciendo roles protagónicos, por su extraordinario timbre y la belleza de su voz es conocida desde hace tiempo como [[La Voz de Oro de Cuba]].<br />
<br />
<br />
== Formación de La Voz de Oro de Cuba==<br />
<br />
<br />
Su formación ha sido principalmente autodidacta; en varias disciplinas de la profesión,<br />
<br />
<br />
Posee una formación artística muy completa púes ha recibido clases de italiano, francés, Historia del arte Cubano. Ha recibido clases de actuación con el profesor: [[Adolfo Gutkin,]] de canto con la soprano: [[Sonia Gálvez]] y en la escuela profesional de música de nuestra ciudad.<br />
<br />
<br />
==Preparación Artística==<br />
<br />
<br />
Ha recibido seminarios y cursos de Italiano con [[Raúl Camayd]] [[1973]], Francés con [[Armando Urbino]] [[1977]], otras disciplinas en el ISA, se ha desempeñado también como profesora tanto del Centro de Superación Profesional como de la Unidad Docente de Canto [[Raúl Camayd]] del ISA desde su fundación. <br />
<br />
<br />
==Participación en toda la programación del teatro Lírico==<br />
<br />
<br />
Desde inicios hasta la fecha su participación en toda la programación es sistemática y estable; obras conciertos, recitales, programas de radio y televisión. Tanto la crítica nacional como la internacional la han brindado muy favorables elogios, así como directores: [[Rodrigo Prats]], [[Félix Guerrero, [[Fabio Landa]], [[Harold Gramatges]] y de artistas como [[Rosa Fornés]], [[Esther Borja]], [[Juan Espinosa]], Raúl Camayd, de los profesores de canto [[Mariana de Gonitch]], [[Margarita Hourrutinier]]; críticos especializados como [[Alberto Yori]] , así como los especialistas que en varios órganos de prensa, Radio Y Televisión han sabido valorar el nivel técnico y artístico que posee.<br />
<br />
<br />
<br />
Además ha realizando conciertos y recitales operísticos, de música cubana e internacional por los catorce municipios de la provincia, giras por todo el país, invitaciones tan importantes como las recibidas por el maestro Rodrigo Prats para participar en la gala artística en el Festival [[Adolfo Guzmán]] en 1980, en los conciertos [[Rita Montaner○]] y [[Rita in Memorian]].<br />
<br />
<br />
<br />
==Homenaje y Distinciones==<br />
<br />
<br />
<br />
En [[1980]] recibe por otorgamiento de la Comisión Nacional de evaluación artística el [[Certificado de Especialidad de Cantante Solista]] Recibió homenaje en La Habana, por la Casa de Cultura en Holguín y por el Teatro Lírico en al teatro [[Eddy Suñol]] en el [[1999]] por cumplir años de vida artística.<br />
<br />
Posee la Distinción por la Cultura Cubana [[El Aldabón de la Periquera]] Medallas [[Raúl Gómez García]] Medalla [[23 de agosto]] Diplomas y Certificados de organismos e instituciones culturales y políticas. Premio [[Alberto Dávalos]], una vida Consagrada al Arte Escénico que otorga todos los años el [[CPAE]] en el mes de [[marzo de 2001]].<br />
<br />
<br />
==Filmaciones de obras==<br />
<br />
<br />
<br />
La Viuda Alegre<br />
La Habana que vuelve <br />
Vídeos Promocionales<br />
<br />
<br />
== Fuentes ==<br />
<br />
*Artículo de la Web <br />
[http://www.baibrama.cult.cu/pages/person.php?idperson=3]<br />
<br />
[[Category:Personalidades]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Orlando_Carralero_Gonz%C3%A1lez&diff=923652Orlando Carralero González2011-09-19T21:07:15Z<p>Isis06017 jc.hlg: /* Exposiciones Internacionales */</p>
<hr />
<div>{{Ficha Persona<br />
|nombre = Orlando Carralero González<br />
|nombre completo = Orlando Carralero González<br />
|otros nombres = <br />
|imagen=<br />
|tamaño= <br />
|descripción = Orlando Carralero González. <br />
|fecha de nacimiento = [[1948]]<br />
|lugar de nacimiento = [[Antilla]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento = <br />
|lugar de fallecimiento = <br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad =<br />
|ciudadanía = <br />
|educación = <br />
|alma máter = <br />
|ocupación =Artista de la Plástica Holguinero. <br />
|conocido = <br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge = <br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<div align="justify">'''Orlando Carralero González '''. Artista de la Plástica.<br />
<br />
==Síntesis biográfica==<br />
<br />
<br />
Graduado en la Escuela Profesional de Artes Plásticas de Holguín en el año [[1969]]. Cursó estudios en la escuela de Formadores de Escenógrafos en [[1981]] [[La Habana]].Graduado como Licenciado en Educación Plástica en el [[Instituto Superior Pedagógico de Holguín]] en el año [[1992]].<br />
<br />
<br />
Ha trabajado como profesor de Artes Plásticas, Director de [[La Galería Holguín]] y como investigador socio cultural en el [[Atlas Etnocultural de Cuba]].<br />
<br />
<br />
==Una razón de ser==<br />
<br />
<br />
Exposición del artista plástico, que fue inaugurada en la Galería Holguín, rindió culto a la Virgen de la Caridad, Patrona de Cuba, El notable artista dijo que no dedica esta exposición a la Patrona de Cuba tan solo por un acto de fe religiosa, sino también lo hacía como un acto de amor, de fraternidad, de paz, de tranquilidad.<br />
<br />
==Donación de obra en Viena==<br />
<br />
<br />
El artista plástico donó a la Embajada de Cuba en [[Austria]] su obra [[Volumen Ancestral]], para contribuir a las actividades de recaudación de fondos para apoyar a los esfuerzos del país tras el paso de los huracanes [[Gustav e Ike]]. <br />
<br />
La donación de la obra, junto con un aporte en metálico, se realizó en el [[Instituto Latinoamericano]], con sede en [[Viena]], durante la inauguración de la exposición [[Con el Eco de Mis Manos]].<br />
<br />
==Exposiciones Personales==<br />
<br />
[[1971]] Galería Holguín Expo de Paisajes<br />
[[1972]] Galería Holguín Expo una Razón de Ser<br />
[[1974]] Galería Morón Expo Continente Negro<br />
[[1975]] Galería Banes Expo Pensamiento Ilustrado<br />
[[1984]] Galería Cacocum Expo Retrospectiva<br />
[[1984]] Galería Banes Expo de Paisajes<br />
[[2006]] Galería Idearte Holg. Expo Con el Eco de mis Manos<br />
[[2009]] Galería Holguín Expo Con el Eco de mis Manos<br />
<br />
==Exposiciones Internacionales==<br />
<br />
[[1978]] Vietnam Expo Paisaje Cubano<br />
[[1979]] Angola Expo Martí en la Plástica<br />
[[1980]] Nicaragua Expo Pensamiento Ilustrado<br />
[[3 de octubre de 2008]] Viena,Austria Galería:<br />
Expo Con el Eco de mis Manos V[[olkshochule Donaustadt Ladt ein zur]]<br />
<br />
==Premios Obtenidos== <br />
<br />
[[1978]] La Habana Concurso 3 de Diciembre<br />
[[1979]] La Habana Salón de Jóvenes Creadores<br />
[[1984] Centro de Arte Salón Provincial de Artes Plásticas Holguín [[Premio Especial]]<br />
<br />
== Fuentes ==<br />
*Artículo <br />
<br />
* Actualidad [[http://www.cubaminrex.cu/Actualidad/2008/Octubre/Art.html]]<br />
* otranoticia[[http://www.baibrama.cult.cu/pages/otranoticia.php?id=323]]<br />
[[Categoría: Personalidades]][[Categoría:Escritor]][[Categoría:Periodista]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Orlando_Carralero_Gonz%C3%A1lez&diff=923621Orlando Carralero González2011-09-19T21:01:17Z<p>Isis06017 jc.hlg: /* Principales Exposiciones Colectivas Nacionales */</p>
<hr />
<div>{{Ficha Persona<br />
|nombre = Orlando Carralero González<br />
|nombre completo = Orlando Carralero González<br />
|otros nombres = <br />
|imagen=<br />
|tamaño= <br />
|descripción = Orlando Carralero González. <br />
|fecha de nacimiento = [[1948]]<br />
|lugar de nacimiento = [[Antilla]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento = <br />
|lugar de fallecimiento = <br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad =<br />
|ciudadanía = <br />
|educación = <br />
|alma máter = <br />
|ocupación =Artista de la Plástica Holguinero. <br />
|conocido = <br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge = <br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<div align="justify">'''Orlando Carralero González '''. Artista de la Plástica.<br />
<br />
==Síntesis biográfica==<br />
<br />
<br />
Graduado en la Escuela Profesional de Artes Plásticas de Holguín en el año [[1969]]. Cursó estudios en la escuela de Formadores de Escenógrafos en [[1981]] [[La Habana]].Graduado como Licenciado en Educación Plástica en el [[Instituto Superior Pedagógico de Holguín]] en el año [[1992]].<br />
<br />
<br />
Ha trabajado como profesor de Artes Plásticas, Director de [[La Galería Holguín]] y como investigador socio cultural en el [[Atlas Etnocultural de Cuba]].<br />
<br />
<br />
==Una razón de ser==<br />
<br />
<br />
Exposición del artista plástico, que fue inaugurada en la Galería Holguín, rindió culto a la Virgen de la Caridad, Patrona de Cuba, El notable artista dijo que no dedica esta exposición a la Patrona de Cuba tan solo por un acto de fe religiosa, sino también lo hacía como un acto de amor, de fraternidad, de paz, de tranquilidad.<br />
<br />
==Donación de obra en Viena==<br />
<br />
<br />
El artista plástico donó a la Embajada de Cuba en [[Austria]] su obra [[Volumen Ancestral]], para contribuir a las actividades de recaudación de fondos para apoyar a los esfuerzos del país tras el paso de los huracanes [[Gustav e Ike]]. <br />
<br />
La donación de la obra, junto con un aporte en metálico, se realizó en el [[Instituto Latinoamericano]], con sede en [[Viena]], durante la inauguración de la exposición [[Con el Eco de Mis Manos]].<br />
<br />
==Exposiciones Personales==<br />
<br />
[[1971]] Galería Holguín Expo de Paisajes<br />
[[1972]] Galería Holguín Expo una Razón de Ser<br />
[[1974]] Galería Morón Expo Continente Negro<br />
[[1975]] Galería Banes Expo Pensamiento Ilustrado<br />
[[1984]] Galería Cacocum Expo Retrospectiva<br />
[[1984]] Galería Banes Expo de Paisajes<br />
[[2006]] Galería Idearte Holg. Expo Con el Eco de mis Manos<br />
[[2009]] Galería Holguín Expo Con el Eco de mis Manos<br />
<br />
==Exposiciones Internacionales==<br />
<br />
<br />
1978 Vietnam Expo Paisaje Cubano<br />
1979 Angola Expo Martí en la Plástica<br />
1980 Nicaragua Expo Pensamiento Ilustrado<br />
3 de octubre de 2008 Viena,Austria Galería: Expo Con el Eco de mis Manos Volkshochule Donaustadt Ladt ein zur<br />
<br />
<br />
==Premios Obtenidos== <br />
<br />
[[1978]] La Habana Concurso 3 de Diciembre<br />
[[1979]] La Habana Salón de Jóvenes Creadores<br />
[[1984] Centro de Arte Salón Provincial de Artes Plásticas Holguín [[Premio Especial]]<br />
<br />
== Fuentes ==<br />
*Artículo <br />
<br />
* Actualidad [[http://www.cubaminrex.cu/Actualidad/2008/Octubre/Art.html]]<br />
* otranoticia[[http://www.baibrama.cult.cu/pages/otranoticia.php?id=323]]<br />
[[Categoría: Personalidades]][[Categoría:Escritor]][[Categoría:Periodista]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Orlando_Carralero_Gonz%C3%A1lez&diff=923601Orlando Carralero González2011-09-19T20:58:30Z<p>Isis06017 jc.hlg: /* Premios Obtenidos */</p>
<hr />
<div>{{Ficha Persona<br />
|nombre = Orlando Carralero González<br />
|nombre completo = Orlando Carralero González<br />
|otros nombres = <br />
|imagen=<br />
|tamaño= <br />
|descripción = Orlando Carralero González. <br />
|fecha de nacimiento = [[1948]]<br />
|lugar de nacimiento = [[Antilla]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento = <br />
|lugar de fallecimiento = <br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad =<br />
|ciudadanía = <br />
|educación = <br />
|alma máter = <br />
|ocupación =Artista de la Plástica Holguinero. <br />
|conocido = <br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge = <br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<div align="justify">'''Orlando Carralero González '''. Artista de la Plástica.<br />
<br />
==Síntesis biográfica==<br />
<br />
<br />
Graduado en la Escuela Profesional de Artes Plásticas de Holguín en el año [[1969]]. Cursó estudios en la escuela de Formadores de Escenógrafos en [[1981]] [[La Habana]].Graduado como Licenciado en Educación Plástica en el [[Instituto Superior Pedagógico de Holguín]] en el año [[1992]].<br />
<br />
<br />
Ha trabajado como profesor de Artes Plásticas, Director de [[La Galería Holguín]] y como investigador socio cultural en el [[Atlas Etnocultural de Cuba]].<br />
<br />
<br />
==Una razón de ser==<br />
<br />
<br />
Exposición del artista plástico, que fue inaugurada en la Galería Holguín, rindió culto a la Virgen de la Caridad, Patrona de Cuba, El notable artista dijo que no dedica esta exposición a la Patrona de Cuba tan solo por un acto de fe religiosa, sino también lo hacía como un acto de amor, de fraternidad, de paz, de tranquilidad.<br />
<br />
==Donación de obra en Viena==<br />
<br />
<br />
El artista plástico donó a la Embajada de Cuba en [[Austria]] su obra [[Volumen Ancestral]], para contribuir a las actividades de recaudación de fondos para apoyar a los esfuerzos del país tras el paso de los huracanes [[Gustav e Ike]]. <br />
<br />
La donación de la obra, junto con un aporte en metálico, se realizó en el [[Instituto Latinoamericano]], con sede en [[Viena]], durante la inauguración de la exposición [[Con el Eco de Mis Manos]].<br />
<br />
==Exposiciones Personales==<br />
<br />
[[1971]] Galería Holguín Expo de Paisajes<br />
[[1972]] Galería Holguín Expo una Razón de Ser<br />
[[1974]] Galería Morón Expo Continente Negro<br />
[[1975]] Galería Banes Expo Pensamiento Ilustrado<br />
[[1984]] Galería Cacocum Expo Retrospectiva<br />
[[1984]] Galería Banes Expo de Paisajes<br />
[[2006]] Galería Idearte Holg. Expo Con el Eco de mis Manos<br />
[[2009]] Galería Holguín Expo Con el Eco de mis Manos<br />
<br />
==Principales Exposiciones Colectivas Nacionales==<br />
<br />
<br />
<br />
1978 La Habana Expo Concurso 26 de Julio<br />
1980 La Habana Expo Concurso 26 de Julio<br />
1982 La Habana Expo Martí en la Literatura<br />
1984 Museo Bellas Artes Expo Jóvenes Creadores<br />
<br />
<br />
<br />
==Exposiciones Internacionales==<br />
<br />
<br />
1978 Vietnam Expo Paisaje Cubano<br />
1979 Angola Expo Martí en la Plástica<br />
1980 Nicaragua Expo Pensamiento Ilustrado<br />
3 de octubre de 2008 Viena,Austria Galería: Expo Con el Eco de mis Manos Volkshochule Donaustadt Ladt ein zur<br />
<br />
<br />
==Premios Obtenidos== <br />
<br />
[[1978]] La Habana Concurso 3 de Diciembre<br />
[[1979]] La Habana Salón de Jóvenes Creadores<br />
[[1984] Centro de Arte Salón Provincial de Artes Plásticas Holguín [[Premio Especial]]<br />
<br />
== Fuentes ==<br />
*Artículo <br />
<br />
* Actualidad [[http://www.cubaminrex.cu/Actualidad/2008/Octubre/Art.html]]<br />
* otranoticia[[http://www.baibrama.cult.cu/pages/otranoticia.php?id=323]]<br />
[[Categoría: Personalidades]][[Categoría:Escritor]][[Categoría:Periodista]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Orlando_Carralero_Gonz%C3%A1lez&diff=923574Orlando Carralero González2011-09-19T20:56:21Z<p>Isis06017 jc.hlg: /* Principales Exposiciones Colectivas Provinciales */</p>
<hr />
<div>{{Ficha Persona<br />
|nombre = Orlando Carralero González<br />
|nombre completo = Orlando Carralero González<br />
|otros nombres = <br />
|imagen=<br />
|tamaño= <br />
|descripción = Orlando Carralero González. <br />
|fecha de nacimiento = [[1948]]<br />
|lugar de nacimiento = [[Antilla]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento = <br />
|lugar de fallecimiento = <br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad =<br />
|ciudadanía = <br />
|educación = <br />
|alma máter = <br />
|ocupación =Artista de la Plástica Holguinero. <br />
|conocido = <br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge = <br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<div align="justify">'''Orlando Carralero González '''. Artista de la Plástica.<br />
<br />
==Síntesis biográfica==<br />
<br />
<br />
Graduado en la Escuela Profesional de Artes Plásticas de Holguín en el año [[1969]]. Cursó estudios en la escuela de Formadores de Escenógrafos en [[1981]] [[La Habana]].Graduado como Licenciado en Educación Plástica en el [[Instituto Superior Pedagógico de Holguín]] en el año [[1992]].<br />
<br />
<br />
Ha trabajado como profesor de Artes Plásticas, Director de [[La Galería Holguín]] y como investigador socio cultural en el [[Atlas Etnocultural de Cuba]].<br />
<br />
<br />
==Una razón de ser==<br />
<br />
<br />
Exposición del artista plástico, que fue inaugurada en la Galería Holguín, rindió culto a la Virgen de la Caridad, Patrona de Cuba, El notable artista dijo que no dedica esta exposición a la Patrona de Cuba tan solo por un acto de fe religiosa, sino también lo hacía como un acto de amor, de fraternidad, de paz, de tranquilidad.<br />
<br />
==Donación de obra en Viena==<br />
<br />
<br />
El artista plástico donó a la Embajada de Cuba en [[Austria]] su obra [[Volumen Ancestral]], para contribuir a las actividades de recaudación de fondos para apoyar a los esfuerzos del país tras el paso de los huracanes [[Gustav e Ike]]. <br />
<br />
La donación de la obra, junto con un aporte en metálico, se realizó en el [[Instituto Latinoamericano]], con sede en [[Viena]], durante la inauguración de la exposición [[Con el Eco de Mis Manos]].<br />
<br />
==Exposiciones Personales==<br />
<br />
[[1971]] Galería Holguín Expo de Paisajes<br />
[[1972]] Galería Holguín Expo una Razón de Ser<br />
[[1974]] Galería Morón Expo Continente Negro<br />
[[1975]] Galería Banes Expo Pensamiento Ilustrado<br />
[[1984]] Galería Cacocum Expo Retrospectiva<br />
[[1984]] Galería Banes Expo de Paisajes<br />
[[2006]] Galería Idearte Holg. Expo Con el Eco de mis Manos<br />
[[2009]] Galería Holguín Expo Con el Eco de mis Manos<br />
<br />
==Principales Exposiciones Colectivas Nacionales==<br />
<br />
<br />
<br />
1978 La Habana Expo Concurso 26 de Julio<br />
1980 La Habana Expo Concurso 26 de Julio<br />
1982 La Habana Expo Martí en la Literatura<br />
1984 Museo Bellas Artes Expo Jóvenes Creadores<br />
<br />
<br />
<br />
==Exposiciones Internacionales==<br />
<br />
<br />
1978 Vietnam Expo Paisaje Cubano<br />
1979 Angola Expo Martí en la Plástica<br />
1980 Nicaragua Expo Pensamiento Ilustrado<br />
3 de octubre de 2008 Viena,Austria Galería: Expo Con el Eco de mis Manos Volkshochule Donaustadt Ladt ein zur<br />
<br />
<br />
== Premios Obtenidos == <br />
<br />
<br />
1978 La Habana Concurso 3 de Diciembre<br />
1979 La Habana Salón de Jóvenes Creadores<br />
1984 Centro de Arte Salón Provincial de Artes Plásticas Holguín(premio especial)<br />
<br />
<br />
<br />
<br />
<br />
== Fuentes ==<br />
*Artículo <br />
<br />
* Actualidad [[http://www.cubaminrex.cu/Actualidad/2008/Octubre/Art.html]]<br />
* otranoticia[[http://www.baibrama.cult.cu/pages/otranoticia.php?id=323]]<br />
[[Categoría: Personalidades]][[Categoría:Escritor]][[Categoría:Periodista]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Orlando_Carralero_Gonz%C3%A1lez&diff=923570Orlando Carralero González2011-09-19T20:56:08Z<p>Isis06017 jc.hlg: /* Donación de obra en Viena Cuba */</p>
<hr />
<div>{{Ficha Persona<br />
|nombre = Orlando Carralero González<br />
|nombre completo = Orlando Carralero González<br />
|otros nombres = <br />
|imagen=<br />
|tamaño= <br />
|descripción = Orlando Carralero González. <br />
|fecha de nacimiento = [[1948]]<br />
|lugar de nacimiento = [[Antilla]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento = <br />
|lugar de fallecimiento = <br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad =<br />
|ciudadanía = <br />
|educación = <br />
|alma máter = <br />
|ocupación =Artista de la Plástica Holguinero. <br />
|conocido = <br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge = <br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<div align="justify">'''Orlando Carralero González '''. Artista de la Plástica.<br />
<br />
==Síntesis biográfica==<br />
<br />
<br />
Graduado en la Escuela Profesional de Artes Plásticas de Holguín en el año [[1969]]. Cursó estudios en la escuela de Formadores de Escenógrafos en [[1981]] [[La Habana]].Graduado como Licenciado en Educación Plástica en el [[Instituto Superior Pedagógico de Holguín]] en el año [[1992]].<br />
<br />
<br />
Ha trabajado como profesor de Artes Plásticas, Director de [[La Galería Holguín]] y como investigador socio cultural en el [[Atlas Etnocultural de Cuba]].<br />
<br />
<br />
==Una razón de ser==<br />
<br />
<br />
Exposición del artista plástico, que fue inaugurada en la Galería Holguín, rindió culto a la Virgen de la Caridad, Patrona de Cuba, El notable artista dijo que no dedica esta exposición a la Patrona de Cuba tan solo por un acto de fe religiosa, sino también lo hacía como un acto de amor, de fraternidad, de paz, de tranquilidad.<br />
<br />
==Donación de obra en Viena==<br />
<br />
<br />
El artista plástico donó a la Embajada de Cuba en [[Austria]] su obra [[Volumen Ancestral]], para contribuir a las actividades de recaudación de fondos para apoyar a los esfuerzos del país tras el paso de los huracanes [[Gustav e Ike]]. <br />
<br />
La donación de la obra, junto con un aporte en metálico, se realizó en el [[Instituto Latinoamericano]], con sede en [[Viena]], durante la inauguración de la exposición [[Con el Eco de Mis Manos]].<br />
<br />
==Exposiciones Personales==<br />
<br />
[[1971]] Galería Holguín Expo de Paisajes<br />
[[1972]] Galería Holguín Expo una Razón de Ser<br />
[[1974]] Galería Morón Expo Continente Negro<br />
[[1975]] Galería Banes Expo Pensamiento Ilustrado<br />
[[1984]] Galería Cacocum Expo Retrospectiva<br />
[[1984]] Galería Banes Expo de Paisajes<br />
[[2006]] Galería Idearte Holg. Expo Con el Eco de mis Manos<br />
[[2009]] Galería Holguín Expo Con el Eco de mis Manos<br />
<br />
==Principales Exposiciones Colectivas Provinciales==<br />
<br />
[[1970]] Galería Holguín Expo Salón de Mayo<br />
[[1971]] Galería Holguín Expo Grupo Plástico<br />
[[1974]] Galería Holguín Expo BRGG<br />
[[1976]] Galería Holguín Expo Paisajes Urbanos<br />
[[1982]] Museo Provincial Expo Jóvenes Creadores<br />
[[1984]] Centro de Arte Salón Provincial de Artes Plásticas<br />
[[1987]] Centro de Artes Salón Premio de la Ciudad<br />
[[Febrero 12 de 2009]] Centro de Artes Plásticas Expo Arte Religiosa.<br />
[[2009]] Centro de Artes 2do Salón de Arte Religioso<br />
<br />
==Principales Exposiciones Colectivas Nacionales==<br />
<br />
<br />
<br />
1978 La Habana Expo Concurso 26 de Julio<br />
1980 La Habana Expo Concurso 26 de Julio<br />
1982 La Habana Expo Martí en la Literatura<br />
1984 Museo Bellas Artes Expo Jóvenes Creadores<br />
<br />
<br />
<br />
==Exposiciones Internacionales==<br />
<br />
<br />
1978 Vietnam Expo Paisaje Cubano<br />
1979 Angola Expo Martí en la Plástica<br />
1980 Nicaragua Expo Pensamiento Ilustrado<br />
3 de octubre de 2008 Viena,Austria Galería: Expo Con el Eco de mis Manos Volkshochule Donaustadt Ladt ein zur<br />
<br />
<br />
== Premios Obtenidos == <br />
<br />
<br />
1978 La Habana Concurso 3 de Diciembre<br />
1979 La Habana Salón de Jóvenes Creadores<br />
1984 Centro de Arte Salón Provincial de Artes Plásticas Holguín(premio especial)<br />
<br />
<br />
<br />
<br />
<br />
== Fuentes ==<br />
*Artículo <br />
<br />
* Actualidad [[http://www.cubaminrex.cu/Actualidad/2008/Octubre/Art.html]]<br />
* otranoticia[[http://www.baibrama.cult.cu/pages/otranoticia.php?id=323]]<br />
[[Categoría: Personalidades]][[Categoría:Escritor]][[Categoría:Periodista]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Orlando_Carralero_Gonz%C3%A1lez&diff=923558Orlando Carralero González2011-09-19T20:53:09Z<p>Isis06017 jc.hlg: /* Principales Exposiciones Colectivas Provinciales */</p>
<hr />
<div>{{Ficha Persona<br />
|nombre = Orlando Carralero González<br />
|nombre completo = Orlando Carralero González<br />
|otros nombres = <br />
|imagen=<br />
|tamaño= <br />
|descripción = Orlando Carralero González. <br />
|fecha de nacimiento = [[1948]]<br />
|lugar de nacimiento = [[Antilla]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento = <br />
|lugar de fallecimiento = <br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad =<br />
|ciudadanía = <br />
|educación = <br />
|alma máter = <br />
|ocupación =Artista de la Plástica Holguinero. <br />
|conocido = <br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge = <br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<div align="justify">'''Orlando Carralero González '''. Artista de la Plástica.<br />
<br />
==Síntesis biográfica==<br />
<br />
<br />
Graduado en la Escuela Profesional de Artes Plásticas de Holguín en el año [[1969]]. Cursó estudios en la escuela de Formadores de Escenógrafos en [[1981]] [[La Habana]].Graduado como Licenciado en Educación Plástica en el [[Instituto Superior Pedagógico de Holguín]] en el año [[1992]].<br />
<br />
<br />
Ha trabajado como profesor de Artes Plásticas, Director de [[La Galería Holguín]] y como investigador socio cultural en el [[Atlas Etnocultural de Cuba]].<br />
<br />
<br />
==Una razón de ser==<br />
<br />
<br />
Exposición del artista plástico, que fue inaugurada en la Galería Holguín, rindió culto a la Virgen de la Caridad, Patrona de Cuba, El notable artista dijo que no dedica esta exposición a la Patrona de Cuba tan solo por un acto de fe religiosa, sino también lo hacía como un acto de amor, de fraternidad, de paz, de tranquilidad.<br />
<br />
==Donación de obra en Viena Cuba==<br />
<br />
<br />
El artista plástico donó a la Embajada de Cuba en [[Austria]] su obra [[Volumen Ancestral]], para contribuir a las actividades de recaudación de fondos para apoyar a los esfuerzos del país tras el paso de los huracanes [[Gustav e Ike]]. <br />
<br />
La donación de la obra, junto con un aporte en metálico, se realizó en el [[Instituto Latinoamericano]], con sede en [[Viena]], durante la inauguración de la exposición [[Con el Eco de Mis Manos]].<br />
<br />
==Exposiciones Personales==<br />
<br />
[[1971]] Galería Holguín Expo de Paisajes<br />
[[1972]] Galería Holguín Expo una Razón de Ser<br />
[[1974]] Galería Morón Expo Continente Negro<br />
[[1975]] Galería Banes Expo Pensamiento Ilustrado<br />
[[1984]] Galería Cacocum Expo Retrospectiva<br />
[[1984]] Galería Banes Expo de Paisajes<br />
[[2006]] Galería Idearte Holg. Expo Con el Eco de mis Manos<br />
[[2009]] Galería Holguín Expo Con el Eco de mis Manos<br />
<br />
==Principales Exposiciones Colectivas Provinciales==<br />
<br />
[[1970]] Galería Holguín Expo Salón de Mayo<br />
[[1971]] Galería Holguín Expo Grupo Plástico<br />
[[1974]] Galería Holguín Expo BRGG<br />
[[1976]] Galería Holguín Expo Paisajes Urbanos<br />
[[1982]] Museo Provincial Expo Jóvenes Creadores<br />
[[1984]] Centro de Arte Salón Provincial de Artes Plásticas<br />
[[1987]] Centro de Artes Salón Premio de la Ciudad<br />
[[Febrero 12 de 2009]] Centro de Artes Plásticas Expo Arte Religiosa.<br />
[[2009]] Centro de Artes 2do Salón de Arte Religioso<br />
<br />
==Principales Exposiciones Colectivas Nacionales==<br />
<br />
<br />
<br />
1978 La Habana Expo Concurso 26 de Julio<br />
1980 La Habana Expo Concurso 26 de Julio<br />
1982 La Habana Expo Martí en la Literatura<br />
1984 Museo Bellas Artes Expo Jóvenes Creadores<br />
<br />
<br />
<br />
==Exposiciones Internacionales==<br />
<br />
<br />
1978 Vietnam Expo Paisaje Cubano<br />
1979 Angola Expo Martí en la Plástica<br />
1980 Nicaragua Expo Pensamiento Ilustrado<br />
3 de octubre de 2008 Viena,Austria Galería: Expo Con el Eco de mis Manos Volkshochule Donaustadt Ladt ein zur<br />
<br />
<br />
== Premios Obtenidos == <br />
<br />
<br />
1978 La Habana Concurso 3 de Diciembre<br />
1979 La Habana Salón de Jóvenes Creadores<br />
1984 Centro de Arte Salón Provincial de Artes Plásticas Holguín(premio especial)<br />
<br />
<br />
<br />
<br />
<br />
== Fuentes ==<br />
*Artículo <br />
<br />
* Actualidad [[http://www.cubaminrex.cu/Actualidad/2008/Octubre/Art.html]]<br />
* otranoticia[[http://www.baibrama.cult.cu/pages/otranoticia.php?id=323]]<br />
[[Categoría: Personalidades]][[Categoría:Escritor]][[Categoría:Periodista]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Orlando_Carralero_Gonz%C3%A1lez&diff=923549Orlando Carralero González2011-09-19T20:52:42Z<p>Isis06017 jc.hlg: /* Fuentes */</p>
<hr />
<div>{{Ficha Persona<br />
|nombre = Orlando Carralero González<br />
|nombre completo = Orlando Carralero González<br />
|otros nombres = <br />
|imagen=<br />
|tamaño= <br />
|descripción = Orlando Carralero González. <br />
|fecha de nacimiento = [[1948]]<br />
|lugar de nacimiento = [[Antilla]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento = <br />
|lugar de fallecimiento = <br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad =<br />
|ciudadanía = <br />
|educación = <br />
|alma máter = <br />
|ocupación =Artista de la Plástica Holguinero. <br />
|conocido = <br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge = <br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<div align="justify">'''Orlando Carralero González '''. Artista de la Plástica.<br />
<br />
==Síntesis biográfica==<br />
<br />
<br />
Graduado en la Escuela Profesional de Artes Plásticas de Holguín en el año [[1969]]. Cursó estudios en la escuela de Formadores de Escenógrafos en [[1981]] [[La Habana]].Graduado como Licenciado en Educación Plástica en el [[Instituto Superior Pedagógico de Holguín]] en el año [[1992]].<br />
<br />
<br />
Ha trabajado como profesor de Artes Plásticas, Director de [[La Galería Holguín]] y como investigador socio cultural en el [[Atlas Etnocultural de Cuba]].<br />
<br />
<br />
==Una razón de ser==<br />
<br />
<br />
Exposición del artista plástico, que fue inaugurada en la Galería Holguín, rindió culto a la Virgen de la Caridad, Patrona de Cuba, El notable artista dijo que no dedica esta exposición a la Patrona de Cuba tan solo por un acto de fe religiosa, sino también lo hacía como un acto de amor, de fraternidad, de paz, de tranquilidad.<br />
<br />
==Donación de obra en Viena Cuba==<br />
<br />
<br />
El artista plástico donó a la Embajada de Cuba en [[Austria]] su obra [[Volumen Ancestral]], para contribuir a las actividades de recaudación de fondos para apoyar a los esfuerzos del país tras el paso de los huracanes [[Gustav e Ike]]. <br />
<br />
La donación de la obra, junto con un aporte en metálico, se realizó en el [[Instituto Latinoamericano]], con sede en [[Viena]], durante la inauguración de la exposición [[Con el Eco de Mis Manos]].<br />
<br />
==Exposiciones Personales==<br />
<br />
[[1971]] Galería Holguín Expo de Paisajes<br />
[[1972]] Galería Holguín Expo una Razón de Ser<br />
[[1974]] Galería Morón Expo Continente Negro<br />
[[1975]] Galería Banes Expo Pensamiento Ilustrado<br />
[[1984]] Galería Cacocum Expo Retrospectiva<br />
[[1984]] Galería Banes Expo de Paisajes<br />
[[2006]] Galería Idearte Holg. Expo Con el Eco de mis Manos<br />
[[2009]] Galería Holguín Expo Con el Eco de mis Manos<br />
<br />
==Principales Exposiciones Colectivas Provinciales==<br />
<br />
[[1970]] Galería Holguín Expo Salón de Mayo<br />
[[1971]] Galería Holguín Expo Grupo Plástico<br />
[[1974]] Galería Holguín Expo BRGG<br />
[[1976]] Galería Holguín Expo Paisajes Urbanos<br />
[[1982]] Museo Provincial Expo Jóvenes Creadores<br />
[[1984]] Centro de Arte Salón Provincial de Artes Plásticas<br />
[[1987]] Centro de Artes Salón Premio de la Ciudad<br />
[[Febrero]][[12 de 2009]] Centro de Artes Plásticas Expo Arte Religiosa.<br />
[[2009]] Centro de Artes 2do Salón de Arte Religioso<br />
<br />
==Principales Exposiciones Colectivas Nacionales==<br />
<br />
<br />
<br />
1978 La Habana Expo Concurso 26 de Julio<br />
1980 La Habana Expo Concurso 26 de Julio<br />
1982 La Habana Expo Martí en la Literatura<br />
1984 Museo Bellas Artes Expo Jóvenes Creadores<br />
<br />
<br />
<br />
==Exposiciones Internacionales==<br />
<br />
<br />
1978 Vietnam Expo Paisaje Cubano<br />
1979 Angola Expo Martí en la Plástica<br />
1980 Nicaragua Expo Pensamiento Ilustrado<br />
3 de octubre de 2008 Viena,Austria Galería: Expo Con el Eco de mis Manos Volkshochule Donaustadt Ladt ein zur<br />
<br />
<br />
== Premios Obtenidos == <br />
<br />
<br />
1978 La Habana Concurso 3 de Diciembre<br />
1979 La Habana Salón de Jóvenes Creadores<br />
1984 Centro de Arte Salón Provincial de Artes Plásticas Holguín(premio especial)<br />
<br />
<br />
<br />
<br />
<br />
== Fuentes ==<br />
*Artículo <br />
<br />
* Actualidad [[http://www.cubaminrex.cu/Actualidad/2008/Octubre/Art.html]]<br />
* otranoticia[[http://www.baibrama.cult.cu/pages/otranoticia.php?id=323]]<br />
[[Categoría: Personalidades]][[Categoría:Escritor]][[Categoría:Periodista]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Orlando_Carralero_Gonz%C3%A1lez&diff=920870Orlando Carralero González2011-09-19T15:51:49Z<p>Isis06017 jc.hlg: /* Principales Exposiciones Colectivas Provinciales */</p>
<hr />
<div>{{Ficha Persona<br />
|nombre = Orlando Carralero González<br />
|nombre completo = Orlando Carralero González<br />
|otros nombres = <br />
|imagen=<br />
|tamaño= <br />
|descripción = Orlando Carralero González. <br />
|fecha de nacimiento = [[1948]]<br />
|lugar de nacimiento = [[Antilla]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento = <br />
|lugar de fallecimiento = <br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad =<br />
|ciudadanía = <br />
|educación = <br />
|alma máter = <br />
|ocupación =Artista de la Plástica Holguinero. <br />
|conocido = <br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge = <br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<div align="justify">'''Orlando Carralero González '''. Artista de la Plástica.<br />
<br />
==Síntesis biográfica==<br />
<br />
<br />
Graduado en la Escuela Profesional de Artes Plásticas de Holguín en el año [[1969]]. Cursó estudios en la escuela de Formadores de Escenógrafos en [[1981]] [[La Habana]].Graduado como Licenciado en Educación Plástica en el [[Instituto Superior Pedagógico de Holguín]] en el año [[1992]].<br />
<br />
<br />
Ha trabajado como profesor de Artes Plásticas, Director de [[La Galería Holguín]] y como investigador socio cultural en el [[Atlas Etnocultural de Cuba]].<br />
<br />
<br />
==Una razón de ser==<br />
<br />
<br />
Exposición del artista plástico, que fue inaugurada en la Galería Holguín, rindió culto a la Virgen de la Caridad, Patrona de Cuba, El notable artista dijo que no dedica esta exposición a la Patrona de Cuba tan solo por un acto de fe religiosa, sino también lo hacía como un acto de amor, de fraternidad, de paz, de tranquilidad.<br />
<br />
==Donación de obra en Viena Cuba==<br />
<br />
<br />
El artista plástico donó a la Embajada de Cuba en [[Austria]] su obra [[Volumen Ancestral]], para contribuir a las actividades de recaudación de fondos para apoyar a los esfuerzos del país tras el paso de los huracanes [[Gustav e Ike]]. <br />
<br />
La donación de la obra, junto con un aporte en metálico, se realizó en el [[Instituto Latinoamericano]], con sede en [[Viena]], durante la inauguración de la exposición [[Con el Eco de Mis Manos]].<br />
<br />
==Exposiciones Personales==<br />
<br />
[[1971]] Galería Holguín Expo de Paisajes<br />
[[1972]] Galería Holguín Expo una Razón de Ser<br />
[[1974]] Galería Morón Expo Continente Negro<br />
[[1975]] Galería Banes Expo Pensamiento Ilustrado<br />
[[1984]] Galería Cacocum Expo Retrospectiva<br />
[[1984]] Galería Banes Expo de Paisajes<br />
[[2006]] Galería Idearte Holg. Expo Con el Eco de mis Manos<br />
[[2009]] Galería Holguín Expo Con el Eco de mis Manos<br />
<br />
==Principales Exposiciones Colectivas Provinciales==<br />
<br />
[[1970]] Galería Holguín Expo Salón de Mayo<br />
[[1971]] Galería Holguín Expo Grupo Plástico<br />
[[1974]] Galería Holguín Expo BRGG<br />
[[1976]] Galería Holguín Expo Paisajes Urbanos<br />
[[1982]] Museo Provincial Expo Jóvenes Creadores<br />
[[1984]] Centro de Arte Salón Provincial de Artes Plásticas<br />
[[1987]] Centro de Artes Salón Premio de la Ciudad<br />
[[Febrero]][[12 de 2009]] Centro de Artes Plásticas Expo Arte Religiosa.<br />
[[2009]] Centro de Artes 2do Salón de Arte Religioso<br />
<br />
==Principales Exposiciones Colectivas Nacionales==<br />
<br />
<br />
<br />
1978 La Habana Expo Concurso 26 de Julio<br />
1980 La Habana Expo Concurso 26 de Julio<br />
1982 La Habana Expo Martí en la Literatura<br />
1984 Museo Bellas Artes Expo Jóvenes Creadores<br />
<br />
<br />
<br />
==Exposiciones Internacionales==<br />
<br />
<br />
1978 Vietnam Expo Paisaje Cubano<br />
1979 Angola Expo Martí en la Plástica<br />
1980 Nicaragua Expo Pensamiento Ilustrado<br />
3 de octubre de 2008 Viena,Austria Galería: Expo Con el Eco de mis Manos Volkshochule Donaustadt Ladt ein zur<br />
<br />
<br />
== Premios Obtenidos == <br />
<br />
<br />
1978 La Habana Concurso 3 de Diciembre<br />
1979 La Habana Salón de Jóvenes Creadores<br />
1984 Centro de Arte Salón Provincial de Artes Plásticas Holguín(premio especial)<br />
<br />
<br />
<br />
<br />
<br />
== Fuentes ==<br />
<br />
*Artículo <br />
<br />
[[http://www.cubaminrex.cu/Actualidad/2008/Octubre/Art.html]]<br />
[[http://www.baibrama.cult.cu/pages/otranoticia.php?id=323]]<br />
<br />
<br />
<br />
[[Categoría: Personalidades]][[Categoría:Escritor]][[Categoría:Periodista]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Orlando_Carralero_Gonz%C3%A1lez&diff=920791Orlando Carralero González2011-09-19T15:42:32Z<p>Isis06017 jc.hlg: /* Donación de obra en Viena Cuba */</p>
<hr />
<div>{{Ficha Persona<br />
|nombre = Orlando Carralero González<br />
|nombre completo = Orlando Carralero González<br />
|otros nombres = <br />
|imagen=<br />
|tamaño= <br />
|descripción = Orlando Carralero González. <br />
|fecha de nacimiento = [[1948]]<br />
|lugar de nacimiento = [[Antilla]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento = <br />
|lugar de fallecimiento = <br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad =<br />
|ciudadanía = <br />
|educación = <br />
|alma máter = <br />
|ocupación =Artista de la Plástica Holguinero. <br />
|conocido = <br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge = <br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<div align="justify">'''Orlando Carralero González '''. Artista de la Plástica.<br />
<br />
==Síntesis biográfica==<br />
<br />
<br />
Graduado en la Escuela Profesional de Artes Plásticas de Holguín en el año [[1969]]. Cursó estudios en la escuela de Formadores de Escenógrafos en [[1981]] [[La Habana]].Graduado como Licenciado en Educación Plástica en el [[Instituto Superior Pedagógico de Holguín]] en el año [[1992]].<br />
<br />
<br />
Ha trabajado como profesor de Artes Plásticas, Director de [[La Galería Holguín]] y como investigador socio cultural en el [[Atlas Etnocultural de Cuba]].<br />
<br />
<br />
==Una razón de ser==<br />
<br />
<br />
Exposición del artista plástico, que fue inaugurada en la Galería Holguín, rindió culto a la Virgen de la Caridad, Patrona de Cuba, El notable artista dijo que no dedica esta exposición a la Patrona de Cuba tan solo por un acto de fe religiosa, sino también lo hacía como un acto de amor, de fraternidad, de paz, de tranquilidad.<br />
<br />
==Donación de obra en Viena Cuba==<br />
<br />
<br />
El artista plástico donó a la Embajada de Cuba en [[Austria]] su obra [[Volumen Ancestral]], para contribuir a las actividades de recaudación de fondos para apoyar a los esfuerzos del país tras el paso de los huracanes [[Gustav e Ike]]. <br />
<br />
La donación de la obra, junto con un aporte en metálico, se realizó en el [[Instituto Latinoamericano]], con sede en [[Viena]], durante la inauguración de la exposición [[Con el Eco de Mis Manos]].<br />
<br />
==Exposiciones Personales==<br />
<br />
[[1971]] Galería Holguín Expo de Paisajes<br />
[[1972]] Galería Holguín Expo una Razón de Ser<br />
[[1974]] Galería Morón Expo Continente Negro<br />
[[1975]] Galería Banes Expo Pensamiento Ilustrado<br />
[[1984]] Galería Cacocum Expo Retrospectiva<br />
[[1984]] Galería Banes Expo de Paisajes<br />
[[2006]] Galería Idearte Holg. Expo Con el Eco de mis Manos<br />
[[2009]] Galería Holguín Expo Con el Eco de mis Manos<br />
<br />
==Principales Exposiciones Colectivas Provinciales==<br />
<br />
<br />
1970 Galería Holguín Expo Salón de Mayo<br />
1971 Galería Holguín Expo Grupo Plástico<br />
1974 Galería Holguín Expo BRGG<br />
1976 Galería Holguín Expo Paisajes Urbanos<br />
1982 Museo Provincial Expo Jóvenes Creadores<br />
1984 Centro de Arte Salón Provincial de Artes Plásticas<br />
1987 Centro de Artes Salón Premio de la Ciudad<br />
Febrero 12 de 2009 Centro de Artes Plásticas Expo Arte Religiosa.<br />
2009 Centro de Artes 2do Salón de Arte Religioso <br />
<br />
<br />
==Principales Exposiciones Colectivas Nacionales==<br />
<br />
<br />
<br />
1978 La Habana Expo Concurso 26 de Julio<br />
1980 La Habana Expo Concurso 26 de Julio<br />
1982 La Habana Expo Martí en la Literatura<br />
1984 Museo Bellas Artes Expo Jóvenes Creadores<br />
<br />
<br />
<br />
==Exposiciones Internacionales==<br />
<br />
<br />
1978 Vietnam Expo Paisaje Cubano<br />
1979 Angola Expo Martí en la Plástica<br />
1980 Nicaragua Expo Pensamiento Ilustrado<br />
3 de octubre de 2008 Viena,Austria Galería: Expo Con el Eco de mis Manos Volkshochule Donaustadt Ladt ein zur<br />
<br />
<br />
== Premios Obtenidos == <br />
<br />
<br />
1978 La Habana Concurso 3 de Diciembre<br />
1979 La Habana Salón de Jóvenes Creadores<br />
1984 Centro de Arte Salón Provincial de Artes Plásticas Holguín(premio especial)<br />
<br />
<br />
<br />
<br />
<br />
== Fuentes ==<br />
<br />
*Artículo <br />
<br />
[[http://www.cubaminrex.cu/Actualidad/2008/Octubre/Art.html]]<br />
[[http://www.baibrama.cult.cu/pages/otranoticia.php?id=323]]<br />
<br />
<br />
<br />
[[Categoría: Personalidades]][[Categoría:Escritor]][[Categoría:Periodista]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Orlando_Carralero_Gonz%C3%A1lez&diff=920766Orlando Carralero González2011-09-19T15:40:27Z<p>Isis06017 jc.hlg: /* Exposiciones Personales */</p>
<hr />
<div>{{Ficha Persona<br />
|nombre = Orlando Carralero González<br />
|nombre completo = Orlando Carralero González<br />
|otros nombres = <br />
|imagen=<br />
|tamaño= <br />
|descripción = Orlando Carralero González. <br />
|fecha de nacimiento = [[1948]]<br />
|lugar de nacimiento = [[Antilla]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento = <br />
|lugar de fallecimiento = <br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad =<br />
|ciudadanía = <br />
|educación = <br />
|alma máter = <br />
|ocupación =Artista de la Plástica Holguinero. <br />
|conocido = <br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge = <br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<div align="justify">'''Orlando Carralero González '''. Artista de la Plástica.<br />
<br />
==Síntesis biográfica==<br />
<br />
<br />
Graduado en la Escuela Profesional de Artes Plásticas de Holguín en el año [[1969]]. Cursó estudios en la escuela de Formadores de Escenógrafos en [[1981]] [[La Habana]].Graduado como Licenciado en Educación Plástica en el [[Instituto Superior Pedagógico de Holguín]] en el año [[1992]].<br />
<br />
<br />
Ha trabajado como profesor de Artes Plásticas, Director de [[La Galería Holguín]] y como investigador socio cultural en el [[Atlas Etnocultural de Cuba]].<br />
<br />
<br />
==Una razón de ser==<br />
<br />
<br />
Exposición del artista plástico, que fue inaugurada en la Galería Holguín, rindió culto a la Virgen de la Caridad, Patrona de Cuba, El notable artista dijo que no dedica esta exposición a la Patrona de Cuba tan solo por un acto de fe religiosa, sino también lo hacía como un acto de amor, de fraternidad, de paz, de tranquilidad.<br />
<br />
==Donación de obra en Viena Cuba==<br />
<br />
<br />
El artista plástico donó a la Embajada de Cuba en [[Austria]] su obra [[Volumen Ancestral]], para contribuir a las actividades de recaudación de fondos para apoyar a los esfuerzos del país tras el paso de los huracanes [[Gustav e [[Ike]]. <br />
<br />
La donación de la obra, junto con un aporte en metálico, se realizó en el [[Instituto Latinoamericano]], con sede en [[Viena]], durante la inauguración de la exposición [[Con el Eco de Mis Manos]].<br />
<br />
==Exposiciones Personales==<br />
<br />
[[1971]] Galería Holguín Expo de Paisajes<br />
[[1972]] Galería Holguín Expo una Razón de Ser<br />
[[1974]] Galería Morón Expo Continente Negro<br />
[[1975]] Galería Banes Expo Pensamiento Ilustrado<br />
[[1984]] Galería Cacocum Expo Retrospectiva<br />
[[1984]] Galería Banes Expo de Paisajes<br />
[[2006]] Galería Idearte Holg. Expo Con el Eco de mis Manos<br />
[[2009]] Galería Holguín Expo Con el Eco de mis Manos<br />
<br />
==Principales Exposiciones Colectivas Provinciales==<br />
<br />
<br />
1970 Galería Holguín Expo Salón de Mayo<br />
1971 Galería Holguín Expo Grupo Plástico<br />
1974 Galería Holguín Expo BRGG<br />
1976 Galería Holguín Expo Paisajes Urbanos<br />
1982 Museo Provincial Expo Jóvenes Creadores<br />
1984 Centro de Arte Salón Provincial de Artes Plásticas<br />
1987 Centro de Artes Salón Premio de la Ciudad<br />
Febrero 12 de 2009 Centro de Artes Plásticas Expo Arte Religiosa.<br />
2009 Centro de Artes 2do Salón de Arte Religioso <br />
<br />
<br />
==Principales Exposiciones Colectivas Nacionales==<br />
<br />
<br />
<br />
1978 La Habana Expo Concurso 26 de Julio<br />
1980 La Habana Expo Concurso 26 de Julio<br />
1982 La Habana Expo Martí en la Literatura<br />
1984 Museo Bellas Artes Expo Jóvenes Creadores<br />
<br />
<br />
<br />
==Exposiciones Internacionales==<br />
<br />
<br />
1978 Vietnam Expo Paisaje Cubano<br />
1979 Angola Expo Martí en la Plástica<br />
1980 Nicaragua Expo Pensamiento Ilustrado<br />
3 de octubre de 2008 Viena,Austria Galería: Expo Con el Eco de mis Manos Volkshochule Donaustadt Ladt ein zur<br />
<br />
<br />
== Premios Obtenidos == <br />
<br />
<br />
1978 La Habana Concurso 3 de Diciembre<br />
1979 La Habana Salón de Jóvenes Creadores<br />
1984 Centro de Arte Salón Provincial de Artes Plásticas Holguín(premio especial)<br />
<br />
<br />
<br />
<br />
<br />
== Fuentes ==<br />
<br />
*Artículo <br />
<br />
[[http://www.cubaminrex.cu/Actualidad/2008/Octubre/Art.html]]<br />
[[http://www.baibrama.cult.cu/pages/otranoticia.php?id=323]]<br />
<br />
<br />
<br />
[[Categoría: Personalidades]][[Categoría:Escritor]][[Categoría:Periodista]]</div>Isis06017 jc.hlghttps://www.ecured.cu/index.php?title=Orlando_Carralero_Gonz%C3%A1lez&diff=920483Orlando Carralero González2011-09-19T15:17:29Z<p>Isis06017 jc.hlg: /* Donación de obra en Viena Cuba */</p>
<hr />
<div>{{Ficha Persona<br />
|nombre = Orlando Carralero González<br />
|nombre completo = Orlando Carralero González<br />
|otros nombres = <br />
|imagen=<br />
|tamaño= <br />
|descripción = Orlando Carralero González. <br />
|fecha de nacimiento = [[1948]]<br />
|lugar de nacimiento = [[Antilla]], {{Bandera2|Cuba}}<br />
|fecha de fallecimiento = <br />
|lugar de fallecimiento = <br />
|causa muerte = <br />
|residencia = <br />
|nacionalidad =<br />
|ciudadanía = <br />
|educación = <br />
|alma máter = <br />
|ocupación =Artista de la Plástica Holguinero. <br />
|conocido = <br />
|titulo = <br />
|término = <br />
|predecesor = <br />
|sucesor = <br />
|partido político = <br />
|cónyuge = <br />
|hijos = <br />
|padres = <br />
|familiares = <br />
|obras = <br />
|premios = <br />
|titulos =<br />
|web = <br />
|notas = <br />
}}<div align="justify">'''Orlando Carralero González '''. Artista de la Plástica.<br />
<br />
==Síntesis biográfica==<br />
<br />
<br />
Graduado en la Escuela Profesional de Artes Plásticas de Holguín en el año [[1969]]. Cursó estudios en la escuela de Formadores de Escenógrafos en [[1981]] [[La Habana]].Graduado como Licenciado en Educación Plástica en el [[Instituto Superior Pedagógico de Holguín]] en el año [[1992]].<br />
<br />
<br />
Ha trabajado como profesor de Artes Plásticas, Director de [[La Galería Holguín]] y como investigador socio cultural en el [[Atlas Etnocultural de Cuba]].<br />
<br />
<br />
==Una razón de ser==<br />
<br />
<br />
Exposición del artista plástico, que fue inaugurada en la Galería Holguín, rindió culto a la Virgen de la Caridad, Patrona de Cuba, El notable artista dijo que no dedica esta exposición a la Patrona de Cuba tan solo por un acto de fe religiosa, sino también lo hacía como un acto de amor, de fraternidad, de paz, de tranquilidad.<br />
<br />
==Donación de obra en Viena Cuba==<br />
<br />
<br />
El artista plástico donó a la Embajada de Cuba en [[Austria]] su obra [[Volumen Ancestral]], para contribuir a las actividades de recaudación de fondos para apoyar a los esfuerzos del país tras el paso de los huracanes [[Gustav e [[Ike]]. <br />
<br />
La donación de la obra, junto con un aporte en metálico, se realizó en el [[Instituto Latinoamericano]], con sede en [[Viena]], durante la inauguración de la exposición [[Con el Eco de Mis Manos]].<br />
<br />
==Exposiciones Personales==<br />
<br />
1971 Galería Holguín Expo de Paisajes<br />
1972 Galería Holguín Expo una Razón de Ser<br />
1974 Galería Morón Expo Continente Negro<br />
1975 Galería Banes Expo Pensamiento Ilustrado<br />
1984 Galería Cacocum Expo Retrospectiva<br />
1984 Galería Banes Expo de Paisajes<br />
2006 Galería Idearte Holg. Expo Con el Eco de mis Manos<br />
2009 Galería Holguín Expo Con el Eco de mis Manos<br />
<br />
<br />
==Principales Exposiciones Colectivas Provinciales==<br />
<br />
<br />
1970 Galería Holguín Expo Salón de Mayo<br />
1971 Galería Holguín Expo Grupo Plástico<br />
1974 Galería Holguín Expo BRGG<br />
1976 Galería Holguín Expo Paisajes Urbanos<br />
1982 Museo Provincial Expo Jóvenes Creadores<br />
1984 Centro de Arte Salón Provincial de Artes Plásticas<br />
1987 Centro de Artes Salón Premio de la Ciudad<br />
Febrero 12 de 2009 Centro de Artes Plásticas Expo Arte Religiosa.<br />
2009 Centro de Artes 2do Salón de Arte Religioso <br />
<br />
<br />
==Principales Exposiciones Colectivas Nacionales==<br />
<br />
<br />
<br />
1978 La Habana Expo Concurso 26 de Julio<br />
1980 La Habana Expo Concurso 26 de Julio<br />
1982 La Habana Expo Martí en la Literatura<br />
1984 Museo Bellas Artes Expo Jóvenes Creadores<br />
<br />
<br />
<br />
==Exposiciones Internacionales==<br />
<br />
<br />
1978 Vietnam Expo Paisaje Cubano<br />
1979 Angola Expo Martí en la Plástica<br />
1980 Nicaragua Expo Pensamiento Ilustrado<br />
3 de octubre de 2008 Viena,Austria Galería: Expo Con el Eco de mis Manos Volkshochule Donaustadt Ladt ein zur<br />
<br />
<br />
== Premios Obtenidos == <br />
<br />
<br />
1978 La Habana Concurso 3 de Diciembre<br />
1979 La Habana Salón de Jóvenes Creadores<br />
1984 Centro de Arte Salón Provincial de Artes Plásticas Holguín(premio especial)<br />
<br />
<br />
<br />
<br />
<br />
== Fuentes ==<br />
<br />
*Artículo <br />
<br />
[[http://www.cubaminrex.cu/Actualidad/2008/Octubre/Art.html]]<br />
[[http://www.baibrama.cult.cu/pages/otranoticia.php?id=323]]<br />
<br />
<br />
<br />
[[Categoría: Personalidades]][[Categoría:Escritor]][[Categoría:Periodista]]</div>Isis06017 jc.hlg