Memoria SRAM - Historial de revisiones

Javiermartin jc: Texto reemplazado: «
» por «»

2019-07-06T20:55:39Z

Texto reemplazado: «<div align="justify">» por «»

Edeliochajc en 04:21 18 feb 2017

2017-02-18T04:21:40Z

Rosarino: Rosarino movió la página Memoria Estática de Acceso Aleatorio a Memoria SRAM sobre una redirección: este es el nombre más popular; la expansión del acrónimo es prácticamente desconocida

2016-06-04T14:47:12Z

Rosarino movió la página Memoria Estática de Acceso Aleatorio a Memoria SRAM sobre una redirección: este es el nombre más popular; la expansión del acrónimo es prácticamente desconocida

Javiermartin jc: Memorias SRAM trasladada a Memoria Estática de Acceso Aleatorio

2012-02-09T14:31:14Z

Memorias SRAM trasladada a Memoria Estática de Acceso Aleatorio

Anahis may.jc: /* Estructura */

2011-12-06T12:53:49Z

‎Estructura

Sancristobal1 jc en 13:56 17 jun 2011

2011-06-17T13:56:22Z

Sancristobal1 jc en 14:29 7 jun 2011

2011-06-07T14:29:52Z

Livanscjc en 15:38 3 jun 2011

2011-06-03T15:38:23Z

Livanscjc en 15:36 3 jun 2011

2011-06-03T15:36:53Z

Journey inder en 14:34 25 may 2011

2011-05-25T14:34:39Z

← Revisión anterior		Revisión del 20:55 6 jul 2019
Línea 1:		Línea 1:
−	~~<div align="justify">~~{{Objeto\|nombre=Memorias_SRAM\|imagen=220px-PC133a.JPG\|descripcion=Módulo de Memoria en línea doble. Son módulos de [[Memoria_RAM]] utilizados en ordenadores personales}}	+	{{Objeto\|nombre=Memorias_SRAM\|imagen=220px-PC133a.JPG\|descripcion=Módulo de Memoria en línea doble. Son módulos de [[Memoria_RAM]] utilizados en ordenadores personales}}
	'''Static Random Access Memory (SRAM)''' O Memoria Estática de Acceso Aleatorio es un tipo de memoria basada en semiconductores que a diferencia de la Memorias_DRAM, es capaz de mantener los datos (mientras esté alimentada) sin necesidad de circuito de refresco (no se descargan). Sin embargo, sí son memorias volátiles, es decir que pierden la información si se les interrumpe la alimentación eléctrica.		'''Static Random Access Memory (SRAM)''' O Memoria Estática de Acceso Aleatorio es un tipo de memoria basada en semiconductores que a diferencia de la Memorias_DRAM, es capaz de mantener los datos (mientras esté alimentada) sin necesidad de circuito de refresco (no se descargan). Sin embargo, sí son memorias volátiles, es decir que pierden la información si se les interrumpe la alimentación eléctrica.

← Revisión anterior		Revisión del 04:21 18 feb 2017
Línea 51:		Línea 51:
	*[http://www.art.jovenclub.cu Portal de los Joven Club de Computación y Electrónica en Artemisa]<br>		*[http://www.art.jovenclub.cu Portal de los Joven Club de Computación y Electrónica en Artemisa]<br>

−	[[Category:Ciencias_informáticas]]	+	[[Category:Ciencias_informáticas]][[Categoría:Almacenamiento informático]]

@@ Línea 4: / Línea 4: @@
 ==Estructura==
 Estas memorias son de Acceso Aleatorio, lo que significa que las posiciones en la memoria pueden ser escritas o leídas en cualquier orden, independientemente de cual fuera la última
-posición de memoria leída o escrita. Cada [[bit]] en una SRAM se almacena en cuatro [[transistores]], que forman un biestable.
+posición de memoria leída o escrita. Cada [[bit]] en una SRAM se almacena en cuatro [[Transistor | transistores]], que forman un biestable.
 Este biestable tendrá dos estados, utilizados para almacenar un 0 o un 1. Se utilizan otros dos transistores adicionales para controlar el acceso al biestable durante las operaciones de lectura y escritura. Una SRAM típica utilizará seis MOSFET
@@ Línea 24: / Línea 24: @@
 [[Archivo:FuncionamientodelaSRAM.gif]]<br>
 ==Características==
 La memoria SRAM es más cara, pero más rápida y con un menor consumo (especialmente en reposo) que la memoria DRAM. Es utilizada, por tanto, cuando es necesario disponer de un mejor

@@ Línea 40: / Línea 40: @@
 ==Fuente<br>==
-*[http://www.refly.com
+*http://www.refly.com
-*[http://www.conozcasuhardware.com
+*http://www.conozcasuhardware.com
-*[http://www.kingston.com
+*http://www.kingston.com
-*[http://www.intel.com
+*http://www.intel.com
-*[http://www.usb.org
+*http://www.usb.org
 == Enlaces externos<br>  ==

@@ Línea 13: / Línea 13: @@
 [[Archivo:Tipos-de-Memorias-DDR-SDRAM.jpg]]Un menor número de transistores por celda, hará posible reducir el tamaño de esta, reduciendo el coste por bit en la fabricación, al poder implementar más celdas en una misma oblea de silicio.
-Es posible fabricar celdas que utilicen menos de seis transistores, pero en los casos de tres transistores[4] [5] o un solo transistor estaríamos hablando de memoria DRAM, no SRAM.
+Es posible fabricar celdas que utilicen menos de seis transistores, pero en los casos de tres transistores o un solo transistor estaríamos hablando de memoria DRAM, no SRAM.
 El acceso a la celda es controlado por un bus de control (WL en la figura), que controla los dos transistores de acceso M5 y M6, quienes controlan si la celda debe ser conectada a los buses BL y BL. Ambos son utilizados para transmitir datos tanto para las operaciones de lectura como las de escritura, y aunque no es estrictamente necesario disponer de abos buses, se suelen implementar para mejorar los margenes de ruido.
@@ Línea 37: / Línea 37: @@
 *[[USB|Memoria USB]]<br>
 *[[Unidad_central_de_procesamiento|Unidad central de procesamiento ]]
 *[[Gestión de Memoria]]

← Revisión anterior	Revisión del 14:47 4 jun 2016
(Sin diferencias)

← Revisión anterior	Revisión del 14:31 9 feb 2012
(Sin diferencias)

@@ Línea 9: / Línea 9: @@
 para almacenar cada bit.
-Adicionalmente, podemos encontrar otros tipos de SRAM, que utilizan ocho, diez, o más transistores por bit.[1] [2] [3] Esto es utilizado para implementar más de un puerto de lectura o escritura en determinados tipos de memoria de [[video]].
+Adicionalmente, podemos encontrar otros tipos de SRAM, que utilizan ocho, diez, o más transistores por bit. Esto es utilizado para implementar más de un puerto de lectura o escritura en determinados tipos de memoria de [[video]].
 [[Archivo:Tipos-de-Memorias-DDR-SDRAM.jpg]]Un menor número de transistores por celda, hará posible reducir el tamaño de esta, reduciendo el coste por bit en la fabricación, al poder implementar más celdas en una misma oblea de silicio.

@@ Línea 32: / Línea 32: @@
 aquellos que tienen un mayor número de bits de [[datos]], los cuales son usados por los controladores del sistema de memoria para detectar y corregir errores. Hay multitud de esquemas ECC, pero quizás el más común es el Corrector de errores individuales-Detector de errores dobles (SECDED) que usa un byte extra por cada palabra de 64 bits. Los módulos ECC están formados normalmente por múltiplos de 9 chips y no de 8 como es lo más usual.
-== Fuentes  ==
+== Ver además<br> ==
-*[http://www.cafeonline.com.mx/computadores/memoria/memoria-dimm.html cafeonline]
+*[[Computadora|Computadora]]<br>
-*[http://informaticamoderna.com/Memoria_SRAM.htm#defi informaticamoderna]
+*[[Secure_Digital|Secure Digital]]<br>
-<br>
+*[[USB|Memoria USB]]<br>
 [[Category:Ciencias_informáticas]]

@@ Línea 1: / Línea 1: @@
 <div align="justify">{{Objeto|nombre=Memorias_SRAM|imagen=220px-PC133a.JPG|descripcion=Módulo de Memoria en línea doble. Son módulos de [[Memoria_RAM]] utilizados en ordenadores personales}}
-'''Static Random Access Memory (SRAM)''' O Memoria Estática de Acceso Aleatorio es un tipo de memoria basada en semiconductores que a diferencia de la [[Memorias_DRAM]], es capaz de mantener los datos (mientras esté alimentada) sin necesidad de circuito de refresco (no se descargan). Sin embargo, sí son memorias volátiles, es decir que pierden la información si se les interrumpe la alimentación eléctrica.
+'''Static Random Access Memory (SRAM)''' O Memoria Estática de Acceso Aleatorio es un tipo de memoria basada en semiconductores que a diferencia de la Memorias_DRAM, es capaz de mantener los datos (mientras esté alimentada) sin necesidad de circuito de refresco (no se descargan). Sin embargo, sí son memorias volátiles, es decir que pierden la información si se les interrumpe la alimentación eléctrica.
 ==Estructura==
 Estas memorias son de Acceso Aleatorio, lo que significa que las posiciones en la memoria pueden ser escritas o leídas en cualquier orden, independientemente de cual fuera la última
-posición de memoria leída o escrita. Cada bit en una [[SRAM]] se almacena en cuatro transistores, que forman un biestable. Este biestable tendrá dos estados, utilizados para almacenar un 0 o un 1. Se utilizan otros dos transistores adicionales para controlar el acceso al biestable durante las operaciones de lectura y escritura. Una SRAM típica utilizará seis MOSFET
+posición de memoria leída o escrita. Cada [[bit]] en una SRAM se almacena en cuatro [[transistores]], que forman un biestable.
 para almacenar cada bit. Adicionalmente, podemos encontrar otros tipos de SRAM, que utilizan ocho, diez, o más transistores por bit.[1] [2] [3] Esto es utilizado para implementar más de un puerto de lectura o escritura en determinados tipos de memoria de video.
 [[Archivo:Tipos-de-Memorias-DDR-SDRAM.jpg]]Un menor número de transistores por celda, hará posible reducir el tamaño de esta, reduciendo el coste por bit en la fabricación, al poder implementar más celdas en una misma oblea de silicio.
@@ Línea 26: / Línea 30: @@
 == Corrección de errores  ==
 Los ECC DIMMs son
-aquellos que tienen un mayor número de bits de datos, los cuales son usados por los controladores del sistema de memoria para detectar y corregir errores. Hay multitud de esquemas [[ECC]], pero quizás el más común es el Corrector de errores individuales-Detector de errores dobles (SECDED) que usa un byte extra por cada palabra de 64 bits. Los módulos ECC están formados normalmente por múltiplos de 9 chips y no de 8 como es lo más usual.
+aquellos que tienen un mayor número de bits de [[datos]], los cuales son usados por los controladores del sistema de memoria para detectar y corregir errores. Hay multitud de esquemas ECC, pero quizás el más común es el Corrector de errores individuales-Detector de errores dobles (SECDED) que usa un byte extra por cada palabra de 64 bits. Los módulos ECC están formados normalmente por múltiplos de 9 chips y no de 8 como es lo más usual.
 == Fuentes  ==