QuickPath - Historial de revisiones

Yulijc en 13:52 29 may 2018

2018-05-29T13:52:51Z

Camilo06023 en 17:53 4 abr 2013

2013-04-04T17:53:38Z

Camilo06023 en 17:41 9 dic 2011

2011-12-09T17:41:08Z

Camilo06023 en 18:11 7 dic 2011

2011-12-07T18:11:44Z

Humbertojccmg en 21:39 5 dic 2011

2011-12-05T21:39:28Z

Camilo06023 en 18:31 3 dic 2011

2011-12-03T18:31:31Z

Camilo06023 en 18:29 3 dic 2011

2011-12-03T18:29:52Z

Camilo06023: Página creada con '{{Ficha Hardware | nombre = Intel QuickPath Interconnect | imagen = QuickPath.jpg | pie = Interconexión de la CPU en un diseño típico con chipcet | fecha-invención = 2008 | ...'

2011-12-03T18:22:06Z

Página creada con '{{Ficha Hardware | nombre = Intel QuickPath Interconnect | imagen = QuickPath.jpg | pie = Interconexión de la CPU en un diseño típico con chipcet | fecha-invención = 2008 | ...'

Página nueva

{{Ficha Hardware
| nombre = Intel QuickPath Interconnect
| imagen = QuickPath.jpg
| pie = Interconexión de la CPU en un diseño típico con chipcet
| fecha-invención = 2008
| nombre-inventor = Intel
}}
'''QuickPath Interconnect''' ("'''QuickPath'''", "'''QPI'''"): es una tecnología de conexión punto a punto con el [[microprocesador]], desarrollado por [[Intel]] para remplazar el [[Front-side bus]] en computadoras de escritorio y plataformas [[Desktop]], [[Xeon]] e [[Itanium]] y así competir con el [[HyperTransport]] de [[AMD]]. La [[arquitectura QuickPath]] asume que el [[procesador]] tiene un [[controlador de memoria]] integrado, obligando así a los [[multiprocesadores]] a usar una arquitectura [[NUMA]].

==Historia==
El QPI se lanzó en [[noviembre]] de [[2008]] por [[Intel]] en su familia de procesadores [[Core i7]] y en el [[chipset]] [[X58]], y es usado en los procesadores [[Nehalem]], [[Tukwila]] y [[Sandy Bridge]]. Antes de revelar su nombre, Intel lo mencionaba como [[Common System Interface]] o "[[CSI]]". Los primeros desarrollos fueron conocidos como [[YAP]] ([[Yet Another Protocol]]) y [[YAP+]]. Desarrollado en su Centro de Diseño de [[Massachusetts]] microprocesador ([[MMDC]]) por los miembros de lo que había sido DEC “[[Alpha Development Group]]”, que [[Intel]] adquirió a [[Compaq]] y [[HP]].

==Implementación==
El QPI es un una arquitectura de sistema que Intel la llama “[[arquitectura QuickPath]]” e implementa lo que Intel llama “tecnología QuickPath”. En una placa base con un solo procesador, QPI se usa para conectar el procesador con el Eje IO (por ejemplo, para conectar un procesador Intel Core i7 a un [[chipset]] X58. Tal como el [[HyperTransport]] de [[AMD]], la arquitectura QuickPath asume que el procesador tiene un [[controlador de memoria]] integrado, obligando así a los [[multiprocesadores]] a usar una arquitectura [[NUMA]].

Cada QPI comprime 2 [[conexiones punto a punto]] de 20-bit, una para cada dirección, para un total de 42 señales. Cada señal es un par diferencial, formando así un número de 84.

El QuickPath reporta velocidades de 4,8 a 6,4 [[GT/s]] por segundo por dirección. El ancho de banda va de 12,0 a 16,0 GB/s por dirección, o 24,0 a 32,0 GB/s por conexión.

La implementación inicial en el [[Nehalem]] usa una conexión de 25,6 GB/s a 20-bit. Esta conexión provee exactamente el doble del [[ancho de banda]] teórico de un [[FSB]] de Intel a 1600 MHz (usados en el [[chipset]] [[Intel X48]]).

Los procesadores actuales operan con conexiones de 16 bit. La velocidad de reloj a la cual opera viene determinada por el procesador; el [[Core i7]] 920 y 940 funcionan con conexiones de 9,6 GB/s unidireccionales y 19,2 GB/s bidireccionales mientras el Core i7 965XE usa 12,8 GB/s y 25,6 GB/s respectivamente.

==Especificaciones de frecuencia==
QPI funciona a una frecuencia de reloj de 2,4 GHz, 2,93 GHz o 3,2 GHz. La velocidad del reloj de un enlace en particular depende de las capacidades de los componentes en cada extremo del enlace, las características de la señal y de la trayectoria de la señal en el tablero de [[circuito impreso]]. Los procesadores Core i7 “non-extreme” 9xx se limitan a una frecuencia de reloj de 2,4 GHz en. Las transferencias de bits se producen tanto en la subida como en los flancos de bajada del reloj, por lo que la tasa de transferencia es el doble de la velocidad del reloj.

Intel describe el procesamiento de datos (en GB / s), contando sólo los 64 bits de carga de datos en cada uno de 80 bits "[[flit]]". Sin embargo, Intel duplica el resultado debido a que el par de enlace unidireccional para enviar y recibir pueden estar activos simultáneamente. De este modo, Intel describe un par de 20 carriles QPI link (envío y recepción) con un reloj de 3,2 GHz que tiene una velocidad de hasta 25,6 GB / s. Una frecuencia de reloj de 2,4 GHz proporciona rendimientos de una tasa de datos de 19.2 GB / s. En general, con esta definición, un enlace de dos carriles de 20 QPI transfiere ocho bytes por ciclo de reloj, cuatro en cada dirección.

La tasa se calcula como sigue:
*3,2 GHz
*X 2 bits / Hz (doble velocidad de datos)
*X 20 (ancho QPI link)
*X (64/80) (bits de datos / bits flit)
*X 2 (unidireccional enviar y recibir al mismo tiempo de funcionamiento)
*÷ 8 (bits / [[byte]])
*= 25,6 GB / s

==Véase también==
*[[Front-side bus]]
*[[Back-side bus]]
*[[HyperTransport]]

==Fuente==
*Everything You Need to Know About The QuickPath Interconnect (QPI)
*First Look at Nehalem Microarchitecture
*http://es.wikipedia.org/wiki/Intel_QuickPath_Interconnect
*http://en.wikipedia.org/wiki/Intel_QuickPath_Interconnect
*http://www.intel.com/content/www/us/en/io/quickpath-technology/quickpath-technology-general.html
*http://www.intel.com/content/www/us/en/io/quickpath-technology/performance-quickpath-architecture-paper.html
*http://www.muycomputer.com/2008/08/19/actualidadnoticiashypertransport-vs-quickpath_we9erk2xxdbh8aluj1btwzblyukovhfrnuvsrthr1e-ruggnvauvifxip6q59c_m

[[Category:Tarjeta_madre]]

@@ Línea 9: / Línea 9: @@
 ==Historia==
-El QPI se lanzó en [[noviembre]] de [[2008]] por [[Intel]] en su familia de procesadores [[Core i7]] y en el [[chipset]] [[Intel X58]], y es usado en los procesadores [[Nehalem]], [[Tukwila]] y [[Sandy Bridge]]. Antes de revelar su nombre, Intel lo mencionaba como [[Common System Interface]] o "[[CSI]]". Los primeros desarrollos fueron conocidos como [[YAP]] ([[Yet Another Protocol]]) y [[YAP+]]. Desarrollado en su Centro de Diseño de [[Massachusetts]] microprocesador ([[MMDC]]) por los miembros de lo que había sido DEC “[[Alpha Development Group]]”, que [[Intel]] adquirió a [[Compaq]] y [[HP]].
+El QPI se lanzó en [[noviembre]] de [[2008]] por [[Intel]] en su familia de procesadores [[Core i7]] y en el [[chipset]] [[Intel X58]], y es usado en los procesadores [[Nehalem]], [[Tukwila]] y [[Sandy Bridge]]. Antes de revelar su nombre, Intel lo mencionaba como [[Common System Interface]] o "CSI". Los primeros desarrollos fueron conocidos como [[YAP]] ([[Yet Another Protocol]]) y [[YAP+]]. Desarrollado en su Centro de Diseño de [[Massachusetts]] microprocesador ([[MMDC]]) por los miembros de lo que había sido DEC “[[Alpha Development Group]]”, que [[Intel]] adquirió a [[Compaq]] y [[HP]].
 ==Implementación==

← Revisión anterior		Revisión del 18:11 7 dic 2011
Línea 1:		Línea 1:
−	~~{{Normalizar\|motivo=}}~~
	{{Ficha Hardware		{{Ficha Hardware
	\| nombre = Intel QuickPath Interconnect		\| nombre = Intel QuickPath Interconnect

← Revisión anterior		Revisión del 21:39 5 dic 2011
Línea 1:		Línea 1:
		+	{{Normalizar\|motivo=}}
	{{Ficha Hardware		{{Ficha Hardware
	\| nombre = Intel QuickPath Interconnect		\| nombre = Intel QuickPath Interconnect

@@ Línea 2: / Línea 2: @@
 | nombre = Intel QuickPath Interconnect
 | imagen = QuickPath.jpg
-| pie = Interconexión de la CPU en un diseño típico con chipcet
+| pie = Interconexión de la CPU en un diseño típico
 | fecha-invención = 2008
 | nombre-inventor = Intel

@@ Línea 42: / Línea 42: @@
 ==Fuente==
-*Everything You Need to Know About The QuickPath Interconnect (QPI)
+*Everything You Need to Know About The QuickPath Interconnect (QPI) http://www.hardwaresecrets.com/article/610
 *First Look at Nehalem Microarchitecture http://www.xbitlabs.com/articles/cpu/display/nehalem-microarchitecture.html
 *http://es.wikipedia.org/wiki/Intel_QuickPath_Interconnect