RISC - Historial de revisiones

Javiermartin jc: Texto reemplazado: «
» por «»

2019-07-13T12:58:04Z

Texto reemplazado: «<div align="justify">» por «»

Iosneisy: /* Ventajas */

2012-02-17T13:56:56Z

‎Ventajas

Iosneisy en 21:49 1 feb 2012

2012-02-01T21:49:24Z

Isis06017 jc.hlg en 20:53 31 ene 2012

2012-01-31T20:53:56Z

Isis06017 jc.hlg en 20:40 31 ene 2012

2012-01-31T20:40:16Z

Isis06017 jc.hlg en 20:25 31 ene 2012

2012-01-31T20:25:13Z

Isis06017 jc.hlg: /* Fuentes */

2012-01-31T20:05:32Z

‎Fuentes

Isis06017 jc.hlg en 19:40 31 ene 2012

2012-01-31T19:40:16Z

Isis06017 jc.hlg: /* Inicios */

2012-01-31T16:45:07Z

‎Inicios

Isis06017 jc.hlg: /* Inicios */

2012-01-31T16:27:07Z

‎Inicios

@@ Línea 10: / Línea 10: @@
 | manuf1 =
 | manuf2 =
-}}<div align="justify">
+}}
 '''RISC'''. Se trata de un tipo de procesador especialmente rápido que utiliza una tecnología del tipo pipeline muy desarrollada, lo que le faculta para operar con un alto nivel de simultaneidad. Este tipo de procesadores son lo contrario de los denominados CISC, mucho más comunes.

@@ Línea 60: / Línea 60: @@
 * Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.
-El mejor set de instrucciones posible a la luz de nuestro mas avanzado entendimiento en teorıa de compiladores, comportamiento de programas y el desplazamiento de los limites entre el motor computacional y su subsistema de memoria. La deﬁnición de RISC es el futuro de la computación. Dentro de los próximos cinco años, surgirá un Standard de computación completamente nuevo basado en las arquitecturas RISC. Los computadores RISC redeﬁnirán completamente la curva de precio - rendimiento que actualmente existe en la industria de la computación basada en computadores CISC, y se volverá el Standard de la industria de la computación que nos llevara al siglo 21.
+La deﬁnición de RISC es el futuro de la computación. Dentro de los próximos cinco años, surgirá un Standard de computación completamente nuevo basado en las arquitecturas RISC. Los computadores RISC redeﬁnirán completamente la curva de precio - rendimiento que actualmente existe en la industria de la computación basada en computadores CISC, y se volverá el Standard de la industria de la computación que nos llevara al [[siglo XIX]].
-−
 == Fuentes ==
 *Articulo: [http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché]. Disponible en: "www.consulintel.es". Consultado: 25 de enero de 2012.

@@ Línea 11: / Línea 11: @@
 | manuf2 =
 }}<div align="justify">
+'''RISC'''. Se trata de un tipo de procesador especialmente rápido que utiliza una tecnología del tipo pipeline muy desarrollada, lo que le faculta para operar con un alto nivel de simultaneidad. Este tipo de procesadores son lo contrario de los denominados CISC, mucho más comunes.
 ==Inicios==
 Los inicios de la tecnología RISC surgen en el ambiente académico,  en [[1980]], en la [[Universidad de Berkeley California]], donde el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], obteniendo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC), pero simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando así las capacidades de velocidad de la arquitectura RISC.
 Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto,el llamado [[Hennesy]] fué uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].
-==La Filosofía Risc ==
+==Filosofía Risc ==
 Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución.
@@ Línea 62: / Línea 62: @@
 El mejor set de instrucciones posible a la luz de nuestro mas avanzado entendimiento en teorıa de compiladores, comportamiento de programas y el desplazamiento de los limites entre el motor computacional y su subsistema de memoria. La deﬁnición de RISC es el futuro de la computación. Dentro de los próximos cinco años, surgirá un Standard de computación completamente nuevo basado en las arquitecturas RISC. Los computadores RISC redeﬁnirán completamente la curva de precio - rendimiento que actualmente existe en la industria de la computación basada en computadores CISC, y se volverá el Standard de la industria de la computación que nos llevara al siglo 21.
 == Fuentes ==
-*Articulo.[http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché]  Disponible en: "www.consulintel.es ".Consultado: 25 de enero de 2012
+*Articulo: [http://www.consulintel.es/Html/Tutoriales/Articulos/risc.html/Procesadores RISC, multiproceso y caché]. Disponible en: "www.consulintel.es". Consultado: 25 de enero de 2012.
+*Articulo: [http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos]. Disponible en: "www.gaapsoluciones.es”. Consultado: 25 de enero de 2012
-*Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012
+*Articulo: [http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml/Arquitecturas de microprocesadores CISC y RISC]. Disponible en: "www.monografias.com”. Consultado: 25 de enero de 2012.
 [[Category:Ciencias_informáticas]] [[Category:Hardware]]

@@ Línea 12: / Línea 12: @@
 }}<div align="justify">
 “'''RISC'''”.El mejor set de instrucciones.
 ==Inicios==
@@ Línea 61: / Línea 60: @@
 * Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.
-La deﬁnición de RISC es el futuro de la computación. Dentro de los próximos cinco años, surgirá un Standard de computación completamente nuevo basado en las arquitecturas RISC. Los computadores RISC redeﬁnirán completamente la curva de precio - rendimiento que actualmente existe en la industria de la computación basada en computadores CISC, y se volverá el Standard de la industria de la computación que nos llevara al siglo 21.
+El mejor set de instrucciones posible a la luz de nuestro mas avanzado entendimiento en teorıa de compiladores, comportamiento de programas y el desplazamiento de los limites entre el motor computacional y su subsistema de memoria. La deﬁnición de RISC es el futuro de la computación. Dentro de los próximos cinco años, surgirá un Standard de computación completamente nuevo basado en las arquitecturas RISC. Los computadores RISC redeﬁnirán completamente la curva de precio - rendimiento que actualmente existe en la industria de la computación basada en computadores CISC, y se volverá el Standard de la industria de la computación que nos llevara al siglo 21.

@@ Línea 13: / Línea 13: @@
-  “'''RISC'''” Procesadores RISC
+  “'''RISC'''” Procesadores RISC.El mejor set de instrucciones posible a la luz de nuestro mas avanzado entendimiento en teorıa de compiladores, comportamiento de programas y el desplazamiento de los limites entre el motor computacional y su subsistema de memoria.
 ==Inicios==
@@ Línea 60: / Línea 60: @@
 * La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.
 * Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.

@@ Línea 1: / Línea 1: @@
 {{Ficha Hardware
@@ Línea 50: / Línea 49: @@
 Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.
-Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.
+Los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Es por ello, que el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.
-El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.
+El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez.
 == Ventajas==

@@ Línea 66: / Línea 66: @@
 *Articulo.[http://www.gaapsoluciones.es/PIE/NocionesBasicas.html/ RISC y CISC diseños opuestos] Disponible en:"www.gaapsoluciones.es”. Consultado: 25 de enero de 2012
-*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml]/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012
+*Articulo.[http://www.monografias.com/trabajos55/microprocesadores-cisc-risc/microprocesadores-cisc-risc.shtml/Arquitecturas de microprocesadores CISC y RISC]Disponible en:"www.monografias.com”. Consultado: 25 de enero de 2012
 [[Category:Ciencias_informáticas]] [[Category:Hardware]]

@@ Línea 31: / Línea 31: @@
 *STORE (2:3), A
 El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su costo final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores, son  más eficaces, de menores dimensiones y más bajo consumo, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología [[SPARC]]:
 [[superSPARC]] e [[HyperSPARC]].

@@ Línea 17: / Línea 17: @@
 ==Inicios==
-Los inicios de la tecnología RISC también surgen en el ambiente académico, ya que en [[1980]], en la [[Universidad de Berkeley California]], el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], que obtuvo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC).
+Los inicios de la tecnología RISC surgen en el ambiente académico,  en [[1980]], en la [[Universidad de Berkeley California]], el [[Dr. David A. Patterson]] inició un proyecto denominado [[RISC I]], que obtuvo resultados en tan solo 19 meses, seguido por [[RISC II]], [[SOAR]] [[Smalltalk on a RISC]] y [[SPUR]] (Symbolic Processing on a RISC), pero simultáneamente, en la [[Universidad de Stanford]], el [[Dr. John Hennesy]] inició también un proyecto de implementación RISC, denominado [[MIPS]], seguido por el sistema [[MIPS-XMP]], enfocados hacia el proceso simbólico, demostrando las capacidades de velocidad de la arquitectura RISC. Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto, [[Hennesy]] fue uno de los fundadores de [[MIPS Computer Systems]], mientras Patterson actuaba de asesor durante el desarrollo del primer [[SPARC]].
 ==La Filosofía Risc ==

RISC - Historial de revisiones

Javiermartin jc: Texto reemplazado: «» por «»

Iosneisy: /* Ventajas */

Iosneisy en 21:49 1 feb 2012

Isis06017 jc.hlg en 20:53 31 ene 2012

Isis06017 jc.hlg en 20:40 31 ene 2012

Isis06017 jc.hlg en 20:25 31 ene 2012

Isis06017 jc.hlg: /* Fuentes */

Isis06017 jc.hlg en 19:40 31 ene 2012

Isis06017 jc.hlg: /* Inicios */

Isis06017 jc.hlg: /* Inicios */

Javiermartin jc: Texto reemplazado: «
» por «»