SSE2 - Historial de revisiones

Wendy idict en 14:48 25 jun 2012

2012-06-25T14:48:11Z

103 en 17:10 9 jun 2011

2011-06-09T17:10:38Z

Lsuarezmtzjc: /* Carga y almacenamiento */

2011-05-11T14:18:54Z

‎Carga y almacenamiento

Lsuarezmtzjc en 18:40 6 may 2011

2011-05-06T18:40:36Z

Lsuarezmtzjc en 18:11 6 may 2011

2011-05-06T18:11:45Z

Colon3 jc en 17:45 6 may 2011

2011-05-06T17:45:59Z

Lsuarezmtzjc en 14:21 6 may 2011

2011-05-06T14:21:32Z

Lsuarezmtzjc en 14:20 6 may 2011

2011-05-06T14:20:06Z

Lsuarezmtzjc en 18:31 22 abr 2011

2011-04-22T18:31:06Z

Lsuarezmtzjc en 18:28 22 abr 2011

2011-04-22T18:28:14Z

@@ Línea 14: / Línea 14: @@
 == Ventajas de SSE2  ==
-Las instrucciones SIMD de coma flotante de doble precisión permiten la ejecución simultánea de dos operaciones de coma flotante en el formato SIMD, para admitir operaciones de doble precisión que ayudan a acelerar las aplicaciones científicas, de creación de contenido, de finanzas y de ingeniería. <br> Además de las instrucciones SSE2, las instrucciones SSE originales se han mejorado para admitir una gama flexible y más dinámica de potencia de computación mediante operaciones aritméticas en tipos de datos múltiples (por ejemplo, palabras dobles y palabras cuádruples). Las instrucciones SSE2 permiten que los desarrolladores de software tengan flexibilidad máxima al implementar algoritmos y ofrecer mejoras en el desempeño cuando se ejecuta software, como [[MPEG-2]], [[MP3]], gráficos [[3D]], etc.
+Las instrucciones SIMD de coma flotante de doble precisión permiten la ejecución simultánea de dos operaciones de coma flotante en el formato SIMD, para admitir operaciones de doble precisión que ayudan a acelerar las aplicaciones científicas, de creación de contenido, de finanzas y de ingeniería. <br> Además de las instrucciones SSE2, las instrucciones SSE originales se han mejorado para admitir una gama flexible y más dinámica de potencia de computación mediante operaciones aritméticas en tipos de datos múltiples (por ejemplo, palabras dobles y palabras cuádruples). Las instrucciones SSE2 permiten que los desarrolladores de software tengan flexibilidad máxima al implementar algoritmos y ofrecer mejoras en el desempeño cuando se ejecuta software, como [[MPEG-2]], [[MP3]], gráficos [[Animación 3D|3D]].
 == Conjunto de instrucciones  ==

← Revisión anterior		Revisión del 17:10 9 jun 2011
Línea 72:		Línea 72:
	*[http://es.wikipedia.org/wiki/SSE2 Wikipedia.org ]		*[http://es.wikipedia.org/wiki/SSE2 Wikipedia.org ]

−	~~[[Category:Ciencias_informáticas]]~~ [[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]]	+	[[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]]

@@ Línea 46: / Línea 46: @@
 === Carga y almacenamiento  ===
-*'''movq''' - Moueve un valor de 64 bits, limpiando la parte alta de un registro [[XMM]].
+*'''movq''' - Mueve un valor de 64 bits, limpiando la parte alta de un registro [[XMM]].
 *'''movapd''' - Mueve 2 dobles alineados de 64 bits.

@@ Línea 10: / Línea 10: @@
 | clase1          =
 | manuf1          =
-}} '''SSE2'''. Acrónimo de Streaming "Single Instruction Multiple Data" Extensions 2, es uno de los conjuntos de instrucciones de la arquitectura IA-32 SIMD. Tecnología que se introdujo por primera vez en el [[Pentium 4]] de [[Intel]] en el año [[2001]], y también se conocen a veces como instrucciones "[[Willamette]]". Las extensiones Streaming [[SIMD]] 2 (SSE2) amplían la tecnología [[MMX]] y la tecnología [[SSE]] con la adición de 144 instrucciones que brindan un aumento en el desempeño a través de una amplia gama de aplicaciones. Las instrucciones de enteros de SIMD introducidas con la tecnología MMX se han ampliado de 64 a 128 bits, lo cual duplica la velocidad de ejecución efectiva de las operaciones de enteros de SIMD. <br> [[AMD]] no le dio soporte a SSE2 hasta el año [[2003]] con sus procesadores [[Opteron]] y [[Athlon64]].
+}} '''SSE2'''. Acrónimo de '''Streaming SIMD''' (Single Instruction Multiple Data) '''Extensions 2''', es uno de los conjuntos de instrucciones de la arquitectura IA-32 SIMD. Tecnología que se introdujo por primera vez en el [[Pentium 4]] de [[Intel]] en el año [[2001]], y también se conocen a veces como instrucciones "[[Willamette]]". Las extensiones Streaming [[SIMD]] 2 (SSE2) amplían la tecnología [[MMX]] y la tecnología [[SSE]] con la adición de 144 instrucciones que brindan un aumento en el desempeño a través de una amplia gama de aplicaciones. Las instrucciones de enteros de SIMD introducidas con la tecnología MMX se han ampliado de 64 a 128 bits, lo cual duplica la velocidad de ejecución efectiva de las operaciones de enteros de SIMD. <br> [[AMD]] no le dio soporte a SSE2 hasta el año [[2003]] con sus procesadores [[Opteron]] y [[Athlon64]].
 == Ventajas de SSE2  ==

@@ Línea 2: / Línea 2: @@
 | nombre          = SSE2.
 | imagen          = SSE.jpg
-| pie         = SSE2 procesador que mejora las capacidades de las instrucciones [[MMX]] y [[SSE]].
+| pie         = SSE2 conjunto de instrucciones que mejora las capacidades de las anteriores instrucciones [[MMX]] y [[SSE]].
 | fecha-invención =
 | nombre-inventor =
@@ Línea 10: / Línea 10: @@
 | clase1          =
 | manuf1          =
-}} '''SSE2'''. Acrónimo de Streaming "Single Instruction Multiple Data" Extensions 2, es uno de los conjuntos de instrucciones de la arquitectura IA-32 SIMD. Procesador que se introdujo por primera vez en el [[Pentium 4]] de [[Intel]] en el año [[2001]], y también se conocen a veces como instrucciones "[[Willamette]]". Las extensiones Streaming [[SIMD]] 2 (SSE2) amplían la tecnología [[MMX]] y la tecnología [[SSE]] con la adición de 144 instrucciones que brindan un aumento en el desempeño a través de una amplia gama de aplicaciones. Las instrucciones de enteros de SIMD introducidas con la tecnología MMX se han ampliado de 64 a 128 bits, lo cual duplica la velocidad de ejecución efectiva de las operaciones de enteros de SIMD. <br> [[AMD]] no le dio soporte a SSE2 hasta el año [[2003]] con sus procesadores [[Opteron]] y [[Athlon64]].
+}} '''SSE2'''. Acrónimo de Streaming "Single Instruction Multiple Data" Extensions 2, es uno de los conjuntos de instrucciones de la arquitectura IA-32 SIMD. Tecnología que se introdujo por primera vez en el [[Pentium 4]] de [[Intel]] en el año [[2001]], y también se conocen a veces como instrucciones "[[Willamette]]". Las extensiones Streaming [[SIMD]] 2 (SSE2) amplían la tecnología [[MMX]] y la tecnología [[SSE]] con la adición de 144 instrucciones que brindan un aumento en el desempeño a través de una amplia gama de aplicaciones. Las instrucciones de enteros de SIMD introducidas con la tecnología MMX se han ampliado de 64 a 128 bits, lo cual duplica la velocidad de ejecución efectiva de las operaciones de enteros de SIMD. <br> [[AMD]] no le dio soporte a SSE2 hasta el año [[2003]] con sus procesadores [[Opteron]] y [[Athlon64]].
 == Ventajas de SSE2  ==

@@ Línea 2: / Línea 2: @@
 | nombre          = SSE2.
 | imagen          = SSE.jpg
-| pie         = SSE2 mejora las capacidades de ambas instrucciones [[MMX]] y [[SSE]].
+| pie         = SSE2 procesador que mejora las capacidades de las instrucciones [[MMX]] y [[SSE]].
 | fecha-invención =
 | nombre-inventor =
@@ Línea 10: / Línea 10: @@
 | clase1          =
 | manuf1          =
-}} '''SSE2''' se introdujo por primera vez en el [[Pentium 4]] de [[Intel]] en el año [[2001]], y también se conocen a veces como instrucciones "[[Willamette]]". Las extensiones Streaming [[SIMD]] 2 (SSE2) amplían la tecnología [[MMX]] y la tecnología [[SSE]] con la adición de 144 instrucciones que brindan un aumento en el desempeño a través de una amplia gama de aplicaciones. Las instrucciones de enteros de SIMD introducidas con la tecnología MMX se han ampliado de 64 a 128 bits, lo cual duplica la velocidad de ejecución efectiva de las operaciones de enteros de SIMD. <br> [[AMD]] no le dio soporte a SSE2 hasta el año [[2003]] con sus procesadores [[Opteron]] y [[Athlon64]].
+}} '''SSE2'''. Acrónimo de Streaming "Single Instruction Multiple Data" Extensions 2, es uno de los conjuntos de instrucciones de la arquitectura IA-32 SIMD. Procesador que se introdujo por primera vez en el [[Pentium 4]] de [[Intel]] en el año [[2001]], y también se conocen a veces como instrucciones "[[Willamette]]". Las extensiones Streaming [[SIMD]] 2 (SSE2) amplían la tecnología [[MMX]] y la tecnología [[SSE]] con la adición de 144 instrucciones que brindan un aumento en el desempeño a través de una amplia gama de aplicaciones. Las instrucciones de enteros de SIMD introducidas con la tecnología MMX se han ampliado de 64 a 128 bits, lo cual duplica la velocidad de ejecución efectiva de las operaciones de enteros de SIMD. <br> [[AMD]] no le dio soporte a SSE2 hasta el año [[2003]] con sus procesadores [[Opteron]] y [[Athlon64]].
 == Ventajas de SSE2  ==
@@ Línea 58: / Línea 58: @@
 *'''pause''' - Detiene la ejecución por una cantidad de tiempo.
-==Véase también==
+== Véase también ==
 *[[SSE]]
 *[[SSE3]]
@@ Línea 66: / Línea 67: @@
 == Fuentes  ==
-*http://softpixel.com/~cwright/programming/simd/sse2.php
+*[http://softpixel.com/~cwright/programming/simd/sse2.php http://softpixel.com]
-*http://www.tommesani.com/SSE2Intro.html
+*[http://www.tommesani.com/SSE2Intro.html www.tommesani.com]
-*http://www.intel.com/support/sp/processors/sb/cs-030123.htm
+*[http://www.intel.com/support/sp/processors/sb/cs-030123.htm www.intel.com]
-*http://es.wikipedia.org/wiki/SSE2
+*[http://es.wikipedia.org/wiki/SSE2 Wikipedia.org ]
 [[Category:Ciencias_informáticas]] [[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]]

@@ Línea 1: / Línea 1: @@
-{{Desarrollo}} {{Ficha Hardware
+{{Ficha Hardware
 | nombre          = SSE2.
 | imagen          = SSE.jpg
@@ Línea 10: / Línea 10: @@
 | clase1          =
 | manuf1          =
-}} '''SSE2''' se introdujo por primera vez en el [[Pentium IV]] de [[Intel]] en el año [[2001]], y también se conocen a veces como instrucciones "[[Willamette]]". Las extensiones Streaming [[SIMD]] 2 (SSE2) amplían la tecnología [[MMX]] y la tecnología [[SSE]] con la adición de 144 instrucciones que brindan un aumento en el desempeño a través de una amplia gama de aplicaciones. Las instrucciones de enteros de SIMD introducidas con la tecnología MMX se han ampliado de 64 a 128 bits, lo cual duplica la velocidad de ejecución efectiva de las operaciones de enteros de SIMD. <br> [[AMD]] no le dio soporte a SSE2 hasta el año [[2003]] con sus procesadores [[Opteron]] y [[Athlon64]].
+}} '''SSE2''' se introdujo por primera vez en el [[Pentium 4]] de [[Intel]] en el año [[2001]], y también se conocen a veces como instrucciones "[[Willamette]]". Las extensiones Streaming [[SIMD]] 2 (SSE2) amplían la tecnología [[MMX]] y la tecnología [[SSE]] con la adición de 144 instrucciones que brindan un aumento en el desempeño a través de una amplia gama de aplicaciones. Las instrucciones de enteros de SIMD introducidas con la tecnología MMX se han ampliado de 64 a 128 bits, lo cual duplica la velocidad de ejecución efectiva de las operaciones de enteros de SIMD. <br> [[AMD]] no le dio soporte a SSE2 hasta el año [[2003]] con sus procesadores [[Opteron]] y [[Athlon64]].
 == Ventajas de SSE2  ==
@@ Línea 49: / Línea 49: @@
 *'''movapd''' - Mueve 2 dobles alineados de 64 bits.
-=== Shuffle ===
+=== Shuffle  ===
 *'''packssdw''' - Empaqueta enteros de 32 Bits a enteros de 16 Bits.
-=== Control de Caché ===
+=== Control de Caché  ===
 *'''clflush''' - Vacía una Línea de Caché de todos los niveles de Caché.

@@ Línea 10: / Línea 10: @@
 | clase1          =
 | manuf1          =
-}} '''SSE2''' se introdujo por primera vez en el [[Pentium 4]] de [[Intel]] en el año [[2001]], y también se conocen a veces como instrucciones "[[Willamette]]". Las extensiones Streaming [[SIMD]] 2 (SSE2) amplían la tecnología [[MMX]] y la tecnología [[SSE]] con la adición de 144 instrucciones que brindan un aumento en el desempeño a través de una amplia gama de aplicaciones. Las instrucciones de enteros de SIMD introducidas con la tecnología MMX se han ampliado de 64 a 128 bits, lo cual duplica la velocidad de ejecución efectiva de las operaciones de enteros de SIMD. <br> [[AMD]] no le dio soporte a SSE2 hasta el año [[2003]] con sus procesadores [[Opteron]] y [[Athlon64]].
+}} '''SSE2''' se introdujo por primera vez en el [[Pentium IV]] de [[Intel]] en el año [[2001]], y también se conocen a veces como instrucciones "[[Willamette]]". Las extensiones Streaming [[SIMD]] 2 (SSE2) amplían la tecnología [[MMX]] y la tecnología [[SSE]] con la adición de 144 instrucciones que brindan un aumento en el desempeño a través de una amplia gama de aplicaciones. Las instrucciones de enteros de SIMD introducidas con la tecnología MMX se han ampliado de 64 a 128 bits, lo cual duplica la velocidad de ejecución efectiva de las operaciones de enteros de SIMD. <br> [[AMD]] no le dio soporte a SSE2 hasta el año [[2003]] con sus procesadores [[Opteron]] y [[Athlon64]].
 == Ventajas de SSE2  ==
@@ Línea 16: / Línea 16: @@
 Las instrucciones SIMD de coma flotante de doble precisión permiten la ejecución simultánea de dos operaciones de coma flotante en el formato SIMD, para admitir operaciones de doble precisión que ayudan a acelerar las aplicaciones científicas, de creación de contenido, de finanzas y de ingeniería. <br> Además de las instrucciones SSE2, las instrucciones SSE originales se han mejorado para admitir una gama flexible y más dinámica de potencia de computación mediante operaciones aritméticas en tipos de datos múltiples (por ejemplo, palabras dobles y palabras cuádruples). Las instrucciones SSE2 permiten que los desarrolladores de software tengan flexibilidad máxima al implementar algoritmos y ofrecer mejoras en el desempeño cuando se ejecuta software, como [[MPEG-2]], [[MP3]], gráficos [[3D]], etc.
-== Conjunto de instrucciones ==
+== Conjunto de instrucciones  ==
 Algunas de las instrucciones de las que posee la extensión SSE2.
-=== Aritméticas ===
+=== Aritméticas  ===
 *'''addpd''' - Adiciona 2 dobles de 64 bits.
@@ Línea 29: / Línea 29: @@
 *'''sqrtpd''' – Devuelve la raíz cuadrada de 2 dobles de 64 bits.
-=== Lógicas ===
+=== Lógicas  ===
 *'''andpd''' – Operador &amp;(AND) lógico entre 2 dobles de 64 bits.
 *'''por''' – Operador O(OR) lógico entre 2 registros de 128 bits.
-=== Comparación ===
+=== Comparación  ===
 *'''cmppd''' - Compara 2 pares de dobles de 64 bits.
 *'''pcmpxxd''' – Compara 4 enteros de 32 bits.
-=== Conversión ===
+=== Conversión  ===
 *'''cvtdq2pd''' - Convierte 2 enteros de 32 bits en 2 dobles de 64 bits.
 *'''cvtdq2ps''' - Convierte 4 enteros de 32 bits en 4 simples de 32 bits.
-=== Carga y almacenamiento ===
+=== Carga y almacenamiento  ===
 *'''movq''' - Moueve un valor de 64 bits, limpiando la parte alta de un registro [[XMM]].
 *'''movapd''' - Mueve 2 dobles alineados de 64 bits.
-===Shuffle===
+=== Shuffle ===
 *'''packssdw''' - Empaqueta enteros de 32 Bits a enteros de 16 Bits.
-===Control de Caché===
+=== Control de Caché ===
 *'''clflush''' - Vacía una Línea de Caché de todos los niveles de Caché.
 *'''pause''' - Detiene la ejecución por una cantidad de tiempo.