SSE3 - Historial de revisiones

Javiermartin jc: Texto reemplazado: «
» por «»

2019-08-12T21:12:26Z

Texto reemplazado: «<div align="justify">» por «»

Wendy idict en 14:52 25 jun 2012

2012-06-25T14:52:53Z

Wendy idict en 14:51 25 jun 2012

2012-06-25T14:51:14Z

103 en 17:10 9 jun 2011

2011-06-09T17:10:45Z

Lsuarezmtzjc en 18:46 6 may 2011

2011-05-06T18:46:21Z

Colon3 jc en 18:21 6 may 2011

2011-05-06T18:21:59Z

Lsuarezmtzjc en 14:24 6 may 2011

2011-05-06T14:24:26Z

Lsuarezmtzjc en 14:23 6 may 2011

2011-05-06T14:23:19Z

Lsuarezmtzjc en 14:50 28 abr 2011

2011-04-28T14:50:04Z

Lsuarezmtzjc en 19:43 22 abr 2011

2011-04-22T19:43:01Z

@@ Línea 10: / Línea 10: @@
 | clase1 =
 | manuf1 =
-}}<div align="justify">
+}}
 '''SSE3'''. Acrónimo de '''Streaming SIMD''' (Single Instruction Multiple Data) '''Extensions 3''', es la tercera generación de las instrucciones SSE para la arquitectura IA-32. Fue introducida por Intel a inicios del [[2004]] con la revisión [[Prescott]] de su procesador [[Pentium 4]]. SSE3 adiciona solo 13 nuevas instrucciones; pero introdujo nuevas características como la "operación horizontal"(opera a través de un registro único en lugar de múltiples registros) y algunas instrucciones de acceso desalineadas. <br><br> Hay también un par de instrucciones de control de proceso para mejorar el rendimiento con la característica de [[HyperThreading]] de [[Intel]]. <br><br> [[AMD]] inició soportando SSE3 en Abril de [[2005]], omitiendo las instrucciones '''monitor''' y '''mwait''', las cuales solo son útiles para los procesadores con [[HyperThreading]].

@@ Línea 15: / Línea 15: @@
 == Nuevas caracteríticas  ==
-Concretamente se añadieron ciertas instrucciones para sumar y restar múltiples valores almacenados en un mismo registro. Estas instrucciones simplifican enormemente las implementaciones de operaciones con [[Procesamiento digital de señales]] y Gráficos [[3D]] por computadora. <br> También hay nuevas instrucciones para convertir números en punto flotante a enteros sin tener que cambiar el modo global de redondeo.
+Concretamente se añadieron ciertas instrucciones para sumar y restar múltiples valores almacenados en un mismo registro. Estas instrucciones simplifican enormemente las implementaciones de operaciones con [[Procesamiento digital de señales]] y Gráficos [[Animación 3D|3D]] por computadora. <br> También hay nuevas instrucciones para convertir números en punto flotante a enteros sin tener que cambiar el modo global de redondeo.
 == Ventajas  ==

@@ Línea 10: / Línea 10: @@
 | clase1 =
 | manuf1 =
-}}
+}}<div align="justify">
 '''SSE3'''. Acrónimo de '''Streaming SIMD''' (Single Instruction Multiple Data) '''Extensions 3''', es la tercera generación de las instrucciones SSE para la arquitectura IA-32. Fue introducida por Intel a inicios del [[2004]] con la revisión [[Prescott]] de su procesador [[Pentium 4]]. SSE3 adiciona solo 13 nuevas instrucciones; pero introdujo nuevas características como la "operación horizontal"(opera a través de un registro único en lugar de múltiples registros) y algunas instrucciones de acceso desalineadas. <br><br> Hay también un par de instrucciones de control de proceso para mejorar el rendimiento con la característica de [[HyperThreading]] de [[Intel]]. <br><br> [[AMD]] inició soportando SSE3 en Abril de [[2005]], omitiendo las instrucciones '''monitor''' y '''mwait''', las cuales solo son útiles para los procesadores con [[HyperThreading]].
@@ Línea 26: / Línea 25: @@
 *'''ADDSUBPS''' - Tiene dos operandos de 128 bits. Esta instrucción realiza una suma de precisión simple en el segundo y cuarto par de elementos de datos de 32 bits en los operandos, y una única resta en el primer y tercer par. Esta instrucción es eficaz en la evaluación de productos complejos de envasado de datos de precisión simple.
- ADDSUBPS OperandoA OperandoB
+ADDSUBPS OperandoA OperandoB
- OperandoA (128 bits, cuatro elemento de datos): 3a, 2a, 1a, 0a&nbsp;
+#OperandoA (128 bits, cuatro elemento de datos): 3a, 2a, 1a, 0a&nbsp;
- OperandoB (128 bits, cuatro elemento de datos): 3b, 2b, 1b, 0b&nbsp;
+#OperandoB (128 bits, cuatro elemento de datos): 3b, 2b, 1b, 0b&nbsp;
- Resultado (Almacenado en OperandoA): 3a+3b, 2a-2b, 1a+1b, 0a-0b
+#Resultado (Almacenado en OperandoA): 3a+3b, 2a-2b, 1a+1b, 0a-0b
 *'''ADDSUBPD''' - Tiene dos operandos de 128 bits. Esta instrucción realiza la adición de doble precisión en el segundo par de palabras cuádruples, y la resta de doble precisión en el primer par. Esta instrucción es útil en la evaluación de productos complejos de envasado de datos de doble precisión.
- ADDSUBPD OperandA OperandB
+ADDSUBPD OperandA OperandB
- OperandoA (128 bits, dos elementos de datos): 1a, 0a
+#OperandoA (128 bits, dos elementos de datos): 1a, 0a
- OperandoB (128 bits, dos elementos de datos): 1b, 0b
+#OperandoB (128 bits, dos elementos de datos): 1b, 0b
- Resultado (almacenado en el OperandoA): 1a+1b, 0a-0b
+#Resultado (almacenado en el OperandoA): 1a+1b, 0a-0b
 *'''MOVSHDUP'''- Carga/Mueve 128 bits, duplicando el segundo y el cuarto elemento de 32 bits.
- MOVSHDUP OperandoA OperandoB
+MOVSHDUP OperandoA OperandoB
- OperandoA (128 bits, cuatro elementos de datos): 3a, 2a, 1a, 0a
+#OperandoA (128 bits, cuatro elementos de datos): 3a, 2a, 1a, 0a
- OperandoB (128 bits, cuatro elementos de datos): 3b, 2b, 1b, 0b
+#OperandoB (128 bits, cuatro elementos de datos): 3b, 2b, 1b, 0b
- Resultado (Almacenado en el OperandoA): 3b, 3b, 1b, 1b
+#Resultado (Almacenado en el OperandoA): 3b, 3b, 1b, 1b
 *'''MOVSLDUP''' - Carga/Mueve 128 bits, duplicando el primero y tercer elemento de datos de 32 bits.
- MOVSLDUP OperandoA OperandoB
+MOVSLDUP OperandoA OperandoB
- OperandoA (128 bits, cuatro elementos de datos): 3a, 2a, 1a, 0a
+#OperandoA (128 bits, cuatro elementos de datos): 3a, 2a, 1a, 0a
- OperandoB (128 bits, cuatro elementos de datos): 3b, 2b, 1b, 0b
+#OperandoB (128 bits, cuatro elementos de datos): 3b, 2b, 1b, 0b
- Resultado (Almacenado en el OperandoA): 2b, 2b, 0b, 0b
+#Resultado (Almacenado en el OperandoA): 2b, 2b, 0b, 0b
 ==Véase también==
@@ Línea 63: / Línea 62: @@
 *[[SSE4]]
-== Fuentes  ==
+== Fuentes ==
 *[http://software.intel.com/en-us/articles/become-familiar-with-streaming-simd-extensions-3-instructions/ Software.intel.com]

← Revisión anterior		Revisión del 17:10 9 jun 2011
Línea 70:		Línea 70:
	*[http://softpixel.com/~cwright/programming/simd/sse3.php Softpixel.com]		*[http://softpixel.com/~cwright/programming/simd/sse3.php Softpixel.com]

−		+	[[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]]
−	~~[[Category:Ciencias_informáticas]]~~ [[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]]

@@ Línea 12: / Línea 12: @@
 }}
-'''SSE3'''. Acrónimo de Streaming "Single Instruction Multiple Data" Extensions 3, es la tercera generación de las instrucciones SSE para la arquitectura IA-32. Fue introducida por Intel a inicios del [[2004]] con la revisión [[Prescott]] de su procesador [[Pentium 4]]. SSE3 adiciona solo 13 nuevas instrucciones; pero introdujo nuevas características como la "operación horizontal"(opera a través de un registro único en lugar de múltiples registros) y algunas instrucciones de acceso desalineadas. <br><br> Hay también un par de instrucciones de control de proceso para mejorar el rendimiento con la característica de [[HyperThreading]] de [[Intel]]. <br><br> [[AMD]] inició soportando SSE3 en Abril de [[2005]], omitiendo las instrucciones '''monitor''' y '''mwait''', las cuales solo son útiles para los procesadores con [[HyperThreading]].
+'''SSE3'''. Acrónimo de '''Streaming SIMD''' (Single Instruction Multiple Data) '''Extensions 3''', es la tercera generación de las instrucciones SSE para la arquitectura IA-32. Fue introducida por Intel a inicios del [[2004]] con la revisión [[Prescott]] de su procesador [[Pentium 4]]. SSE3 adiciona solo 13 nuevas instrucciones; pero introdujo nuevas características como la "operación horizontal"(opera a través de un registro único en lugar de múltiples registros) y algunas instrucciones de acceso desalineadas. <br><br> Hay también un par de instrucciones de control de proceso para mejorar el rendimiento con la característica de [[HyperThreading]] de [[Intel]]. <br><br> [[AMD]] inició soportando SSE3 en Abril de [[2005]], omitiendo las instrucciones '''monitor''' y '''mwait''', las cuales solo son útiles para los procesadores con [[HyperThreading]].
 == Nuevas caracteríticas  ==

@@ Línea 12: / Línea 12: @@
 }}
-'''SSE3''' fue introducida por Intel a inicios del [[2004]] con la revisión [[Prescott]] de su procesador [[Pentium 4]]. SSE3 adiciona solo 13 nuevas instrucciones; pero introdujo nuevas características como la "operación horizontal"(opera a través de un registro único en lugar de múltiples registros) y algunas instrucciones de acceso desalineadas. <br><br> Hay también un par de instrucciones de control de proceso para mejorar el rendimiento con la característica de [[HyperThreading]] de [[Intel]]. <br><br> [[AMD]] inició soportando SSE3 en Abril de [[2005]], omitiendo las instrucciones '''monitor''' y '''mwait''', las cuales solo son útiles para los procesadores con [[HyperThreading]].
+'''SSE3'''. Acrónimo de Streaming "Single Instruction Multiple Data" Extensions 3, es la tercera generación de las instrucciones SSE para la arquitectura IA-32. Fue introducida por Intel a inicios del [[2004]] con la revisión [[Prescott]] de su procesador [[Pentium 4]]. SSE3 adiciona solo 13 nuevas instrucciones; pero introdujo nuevas características como la "operación horizontal"(opera a través de un registro único en lugar de múltiples registros) y algunas instrucciones de acceso desalineadas. <br><br> Hay también un par de instrucciones de control de proceso para mejorar el rendimiento con la característica de [[HyperThreading]] de [[Intel]]. <br><br> [[AMD]] inició soportando SSE3 en Abril de [[2005]], omitiendo las instrucciones '''monitor''' y '''mwait''', las cuales solo son útiles para los procesadores con [[HyperThreading]].
 == Nuevas caracteríticas  ==
@@ Línea 32: / Línea 32: @@
   Resultado (Almacenado en OperandoA): 3a+3b, 2a-2b, 1a+1b, 0a-0b
 *'''ADDSUBPD''' - Tiene dos operandos de 128 bits. Esta instrucción realiza la adición de doble precisión en el segundo par de palabras cuádruples, y la resta de doble precisión en el primer par. Esta instrucción es útil en la evaluación de productos complejos de envasado de datos de doble precisión.
@@ Línea 41: / Línea 40: @@
   Resultado (almacenado en el OperandoA): 1a+1b, 0a-0b
 *'''MOVSHDUP'''- Carga/Mueve 128 bits, duplicando el segundo y el cuarto elemento de 32 bits.
@@ Línea 50: / Línea 48: @@
   Resultado (Almacenado en el OperandoA): 3b, 3b, 1b, 1b
 *'''MOVSLDUP''' - Carga/Mueve 128 bits, duplicando el primero y tercer elemento de datos de 32 bits.
@@ Línea 60: / Línea 57: @@
 ==Véase también==
 *[[SSE]]
 *[[SSE2]]
@@ Línea 67: / Línea 65: @@
 == Fuentes  ==
-*http://software.intel.com/en-us/articles/become-familiar-with-streaming-simd-extensions-3-instructions/<br>
+*[http://software.intel.com/en-us/articles/become-familiar-with-streaming-simd-extensions-3-instructions/ Software.intel.com]
-*http://es.wikipedia.org/wiki/SSE3<br>
+*[http://es.wikipedia.org/wiki/SSE3 Wikipedia.org]
-*http://www.intel.com/support/sp/processors/sb/cs-030123.htm<br>
+*[http://www.intel.com/support/sp/processors/sb/cs-030123.htm www.intel.com]
-*http://softpixel.com/~cwright/programming/simd/sse3.php
+*[http://softpixel.com/~cwright/programming/simd/sse3.php Softpixel.com]
 [[Category:Ciencias_informáticas]] [[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]]

@@ Línea 1: / Línea 1: @@
-{{Desarrollo}} {{Ficha Hardware
+{{Ficha Hardware
 | nombre = SSE3.
 | imagen = SSE.jpg
@@ Línea 22: / Línea 22: @@
 Las 13 instrucciones nuevas de SSE3 están diseñadas principalmente para mejorar la sincronización de subprocesos y las áreas de aplicación específicas, como los medios y los videojuegos.
-== Registros  ==
+== Algunas de las instrucciones  ==
-*'''addsubps''' - Tiene dos operandos de 128 bits. Esta instrucción realiza una suma de precisión simple en el segundo y cuarto par de elementos de datos de 32 bits en los operandos, y una única resta en el primer y tercer par. Esta instrucción es eficaz en la evaluación de productos complejos de encapsulados de datos de precisión simple.
+*'''ADDSUBPS''' - Tiene dos operandos de 128 bits. Esta instrucción realiza una suma de precisión simple en el segundo y cuarto par de elementos de datos de 32 bits en los operandos, y una única resta en el primer y tercer par. Esta instrucción es eficaz en la evaluación de productos complejos de envasado de datos de precisión simple.
   ADDSUBPS OperandoA OperandoB
@@ Línea 33: / Línea 33: @@
 <br>
 == Fuentes  ==
@@ Línea 41: / Línea 66: @@
 *http://softpixel.com/~cwright/programming/simd/sse3.php
 [[Category:Ciencias_informáticas]] [[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]]