<?xml version="1.0"?>
<feed xmlns="http://www.w3.org/2005/Atom" xml:lang="es">
	<id>https://www.ecured.cu/index.php?action=history&amp;feed=atom&amp;title=Chipset</id>
	<title>Chipset - Historial de revisiones</title>
	<link rel="self" type="application/atom+xml" href="https://www.ecured.cu/index.php?action=history&amp;feed=atom&amp;title=Chipset"/>
	<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Chipset&amp;action=history"/>
	<updated>2026-06-24T20:00:25Z</updated>
	<subtitle>Historial de revisiones para esta página en el wiki</subtitle>
	<generator>MediaWiki 1.31.16</generator>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Chipset&amp;diff=3713918&amp;oldid=prev</id>
		<title>Jekinar: /* Relaciones */</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Chipset&amp;diff=3713918&amp;oldid=prev"/>
		<updated>2020-07-01T17:04:15Z</updated>

		<summary type="html">&lt;p&gt;‎&lt;span dir=&quot;auto&quot;&gt;&lt;span class=&quot;autocomment&quot;&gt;Relaciones&lt;/span&gt;&lt;/span&gt;&lt;/p&gt;
&lt;table class=&quot;diff diff-contentalign-left&quot; data-mw=&quot;interface&quot;&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;tr class=&quot;diff-title&quot; lang=&quot;es&quot;&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;← Revisión anterior&lt;/td&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;Revisión del 17:04 1 jul 2020&lt;/td&gt;
				&lt;/tr&gt;&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l85&quot; &gt;Línea 85:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 85:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hace ya bastante tiempo VIA Technologies anunció la disponibilidad del conjunto de [[Chips Apollo Pro]], el cual era compatible con el procesador Pentium Pro de Intel. Debido a los posibles problemas de patentes y licencias con Intel, ningún fabricante de placas base comercializó productos que utilizaran dicho chipset. Con la aparición de los Pentium II y de la tecnología AGP, VIA Technologies decidió actualizar las características del Apollo Pro original, lo que originó la aparición del Apollo Pro Plus actual utilizado en placas base de fabricantes como por ejemplo FIC. Actualmente VIA Technologies dispone de una licencia de Intel que le permite comercializar conjuntos de chips para microprocesadores basados en la microarquitectura P6 (Celeron, Pentium II y Pentium III) a cambio del pago de una cantidad económica por la venta de cada chipset. En la actualidad las placas base para procesadores de tipo P6 que usan conjuntos de chips de VIA Technologies, emplean el modelo Apollo Pro Plus debido a su soporte del bus del sistema a 100 MHz y del bus AGP. como es lógico estos productos también integran controladoras IDE compatibles con el protocolo Ultra DMA, un par de puertos USB y la combinación estándar de puertos para teclado y ratón tanto estándar como de tipo PS/2.&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hace ya bastante tiempo VIA Technologies anunció la disponibilidad del conjunto de [[Chips Apollo Pro]], el cual era compatible con el procesador Pentium Pro de Intel. Debido a los posibles problemas de patentes y licencias con Intel, ningún fabricante de placas base comercializó productos que utilizaran dicho chipset. Con la aparición de los Pentium II y de la tecnología AGP, VIA Technologies decidió actualizar las características del Apollo Pro original, lo que originó la aparición del Apollo Pro Plus actual utilizado en placas base de fabricantes como por ejemplo FIC. Actualmente VIA Technologies dispone de una licencia de Intel que le permite comercializar conjuntos de chips para microprocesadores basados en la microarquitectura P6 (Celeron, Pentium II y Pentium III) a cambio del pago de una cantidad económica por la venta de cada chipset. En la actualidad las placas base para procesadores de tipo P6 que usan conjuntos de chips de VIA Technologies, emplean el modelo Apollo Pro Plus debido a su soporte del bus del sistema a 100 MHz y del bus AGP. como es lógico estos productos también integran controladoras IDE compatibles con el protocolo Ultra DMA, un par de puertos USB y la combinación estándar de puertos para teclado y ratón tanto estándar como de tipo PS/2.&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;==Relaciones==&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;==Relaciones==&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;*En este enlace puedes abundar acerca de los Chipset antiguos y en desuso.&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;*En este enlace puedes abundar acerca de los Chipset antiguos y en desuso &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;asi como los recientes&lt;/ins&gt;.&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;https://www.ecured.cu/Chipset&amp;lt;br&amp;gt;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;https://www.ecured.cu/Chipset&amp;lt;br&amp;gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;

&lt;!-- diff cache key wiki1:diff::1.12:old-3713916:rev-3713918 --&gt;
&lt;/table&gt;</summary>
		<author><name>Jekinar</name></author>
		
	</entry>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Chipset&amp;diff=3713916&amp;oldid=prev</id>
		<title>Jekinar en 17:03 1 jul 2020</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Chipset&amp;diff=3713916&amp;oldid=prev"/>
		<updated>2020-07-01T17:03:17Z</updated>

		<summary type="html">&lt;p&gt;&lt;/p&gt;
&lt;table class=&quot;diff diff-contentalign-left&quot; data-mw=&quot;interface&quot;&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;tr class=&quot;diff-title&quot; lang=&quot;es&quot;&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;← Revisión anterior&lt;/td&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;Revisión del 17:03 1 jul 2020&lt;/td&gt;
				&lt;/tr&gt;&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l84&quot; &gt;Línea 84:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 84:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hace ya bastante tiempo VIA Technologies anunció la disponibilidad del conjunto de [[Chips Apollo Pro]], el cual era compatible con el procesador Pentium Pro de Intel. Debido a los posibles problemas de patentes y licencias con Intel, ningún fabricante de placas base comercializó productos que utilizaran dicho chipset. Con la aparición de los Pentium II y de la tecnología AGP, VIA Technologies decidió actualizar las características del Apollo Pro original, lo que originó la aparición del Apollo Pro Plus actual utilizado en placas base de fabricantes como por ejemplo FIC. Actualmente VIA Technologies dispone de una licencia de Intel que le permite comercializar conjuntos de chips para microprocesadores basados en la microarquitectura P6 (Celeron, Pentium II y Pentium III) a cambio del pago de una cantidad económica por la venta de cada chipset. En la actualidad las placas base para procesadores de tipo P6 que usan conjuntos de chips de VIA Technologies, emplean el modelo Apollo Pro Plus debido a su soporte del bus del sistema a 100 MHz y del bus AGP. como es lógico estos productos también integran controladoras IDE compatibles con el protocolo Ultra DMA, un par de puertos USB y la combinación estándar de puertos para teclado y ratón tanto estándar como de tipo PS/2.&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hace ya bastante tiempo VIA Technologies anunció la disponibilidad del conjunto de [[Chips Apollo Pro]], el cual era compatible con el procesador Pentium Pro de Intel. Debido a los posibles problemas de patentes y licencias con Intel, ningún fabricante de placas base comercializó productos que utilizaran dicho chipset. Con la aparición de los Pentium II y de la tecnología AGP, VIA Technologies decidió actualizar las características del Apollo Pro original, lo que originó la aparición del Apollo Pro Plus actual utilizado en placas base de fabricantes como por ejemplo FIC. Actualmente VIA Technologies dispone de una licencia de Intel que le permite comercializar conjuntos de chips para microprocesadores basados en la microarquitectura P6 (Celeron, Pentium II y Pentium III) a cambio del pago de una cantidad económica por la venta de cada chipset. En la actualidad las placas base para procesadores de tipo P6 que usan conjuntos de chips de VIA Technologies, emplean el modelo Apollo Pro Plus debido a su soporte del bus del sistema a 100 MHz y del bus AGP. como es lógico estos productos también integran controladoras IDE compatibles con el protocolo Ultra DMA, un par de puertos USB y la combinación estándar de puertos para teclado y ratón tanto estándar como de tipo PS/2.&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot;&gt;&amp;#160;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins style=&quot;font-weight: bold; text-decoration: none;&quot;&gt;==Relaciones==&lt;/ins&gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot;&gt;&amp;#160;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins style=&quot;font-weight: bold; text-decoration: none;&quot;&gt;*En este enlace puedes abundar acerca de los Chipset antiguos y en desuso.&lt;/ins&gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot;&gt;&amp;#160;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins style=&quot;font-weight: bold; text-decoration: none;&quot;&gt;https://www.ecured.cu/Chipset&amp;lt;br&amp;gt;&lt;/ins&gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot;&gt;&amp;#160;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins style=&quot;font-weight: bold; text-decoration: none;&quot;&gt;&lt;/ins&gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot;&gt;&amp;#160;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins style=&quot;font-weight: bold; text-decoration: none;&quot;&gt;https://www.ecured.cu/Chipset_Z87&amp;lt;br&amp;gt;&lt;/ins&gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot;&gt;&amp;#160;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins style=&quot;font-weight: bold; text-decoration: none;&quot;&gt;https://www.ecured.cu/Chipset_Grafico_es_iGPU_Intel_HD_Graphics_4400&amp;lt;br&amp;gt;&lt;/ins&gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot;&gt;&amp;#160;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins style=&quot;font-weight: bold; text-decoration: none;&quot;&gt;https://www.ecured.cu/Chipset_Grafico_es_iGPU_Intel_HD_Graphics_630&amp;lt;br&amp;gt;&lt;/ins&gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot;&gt;&amp;#160;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins style=&quot;font-weight: bold; text-decoration: none;&quot;&gt;https://www.ecured.cu/Chipset_H87&amp;lt;br&amp;gt;&lt;/ins&gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot;&gt;&amp;#160;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins style=&quot;font-weight: bold; text-decoration: none;&quot;&gt;https://www.ecured.cu/Chipset_h81&amp;lt;br&amp;gt;&lt;/ins&gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;== Fuente&amp;#160; ==&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;== Fuente&amp;#160; ==&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;

&lt;!-- diff cache key wiki1:diff::1.12:old-728220:rev-3713916 --&gt;
&lt;/table&gt;</summary>
		<author><name>Jekinar</name></author>
		
	</entry>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Chipset&amp;diff=728220&amp;oldid=prev</id>
		<title>Matanzas5 jc: /* Conjuntos de Chips para Slot 1, Slot 2 y Socket 370 */</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Chipset&amp;diff=728220&amp;oldid=prev"/>
		<updated>2011-07-09T02:18:39Z</updated>

		<summary type="html">&lt;p&gt;‎&lt;span dir=&quot;auto&quot;&gt;&lt;span class=&quot;autocomment&quot;&gt;Conjuntos de Chips para Slot 1, Slot 2 y Socket 370&lt;/span&gt;&lt;/span&gt;&lt;/p&gt;
&lt;table class=&quot;diff diff-contentalign-left&quot; data-mw=&quot;interface&quot;&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;tr class=&quot;diff-title&quot; lang=&quot;es&quot;&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;← Revisión anterior&lt;/td&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;Revisión del 02:18 9 jul 2011&lt;/td&gt;
				&lt;/tr&gt;&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l43&quot; &gt;Línea 43:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 43:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;== Conjuntos de Chips para Slot 1, Slot 2 y Socket 370&amp;#160; ==&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;== Conjuntos de Chips para Slot 1, Slot 2 y Socket 370&amp;#160; ==&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hasta hace prácticamente un par de meses sólo Intel podía comercializar de forma completamente legal chipsets para microprocesadores de tipo P6 ([[Pentium II]], [[Pentium III]] y [[Celeron]]) debido a que dicho fabricante posee una serie de patentes y derechos de propiedad intelectual sobre el bus GTL+ de dichos procesadores. Sin embargo, recientemente las empresas VIA Technologies y SiS han firmado con Intel cuerdos de licencia y de cruce de patentes que permiten a ambos fabricantes comercializar conjuntos de chips compatibles con el bus [[GIL+]] sin temor a posibles represalias legales de Intel. [[Comentario|Comentar]] que tanto VIA Technologies como SiS deberán pagar un royaltie a Intel por cada chipset de tipo P6 que vendan. El otro fabricante importante de este tipo de productos, [[Acer Labs]], parece estar en conversaciones con Intel para alcanzar un acuerdo similar, ya que esta empresa tiene anunciada la disponibilidad de un producto de este tipo que sin embargo aún no se ha comercializado. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hasta hace prácticamente un par de meses sólo Intel podía comercializar de forma completamente legal chipsets para microprocesadores de tipo P6 ([[Pentium II]], [[Pentium III]] y [[Celeron]]) debido a que dicho fabricante posee una serie de patentes y derechos de &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;propiedad intelectual&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]] &lt;/ins&gt;sobre el bus GTL+ de dichos procesadores. Sin embargo, recientemente las empresas VIA Technologies y SiS han firmado con Intel cuerdos de licencia y de cruce de patentes que permiten a ambos fabricantes comercializar conjuntos de chips compatibles con el bus [[GIL+]] sin temor a posibles represalias legales de Intel. [[Comentario|Comentar]] que tanto VIA Technologies como SiS deberán pagar un royaltie a Intel por cada chipset de tipo P6 que vendan. El otro fabricante importante de este tipo de productos, [[Acer Labs]], parece estar en conversaciones con Intel para alcanzar un acuerdo similar, ya que esta empresa tiene anunciada la disponibilidad de un producto de este tipo que sin embargo aún no se ha comercializado. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== Acer Labs Aladdin Pro&amp;#160; ===&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== Acer Labs Aladdin Pro&amp;#160; ===&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;

&lt;!-- diff cache key wiki1:diff::1.12:old-694635:rev-728220 --&gt;
&lt;/table&gt;</summary>
		<author><name>Matanzas5 jc</name></author>
		
	</entry>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Chipset&amp;diff=694635&amp;oldid=prev</id>
		<title>Enrryjccmg: /* Conjuntos de Chips para Slot 1, Slot 2 y Socket 370 */</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Chipset&amp;diff=694635&amp;oldid=prev"/>
		<updated>2011-06-27T12:34:48Z</updated>

		<summary type="html">&lt;p&gt;‎&lt;span dir=&quot;auto&quot;&gt;&lt;span class=&quot;autocomment&quot;&gt;Conjuntos de Chips para Slot 1, Slot 2 y Socket 370&lt;/span&gt;&lt;/span&gt;&lt;/p&gt;
&lt;table class=&quot;diff diff-contentalign-left&quot; data-mw=&quot;interface&quot;&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;tr class=&quot;diff-title&quot; lang=&quot;es&quot;&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;← Revisión anterior&lt;/td&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;Revisión del 12:34 27 jun 2011&lt;/td&gt;
				&lt;/tr&gt;&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l43&quot; &gt;Línea 43:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 43:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;== Conjuntos de Chips para Slot 1, Slot 2 y Socket 370&amp;#160; ==&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;== Conjuntos de Chips para Slot 1, Slot 2 y Socket 370&amp;#160; ==&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hasta hace prácticamente un par de meses sólo Intel podía comercializar de forma completamente legal chipsets para microprocesadores de tipo P6 ([[Pentium II]], [[Pentium III]] y [[Celeron]]) debido a que dicho fabricante posee una serie de patentes y derechos de propiedad intelectual sobre el bus GTL+ de dichos procesadores. Sin embargo, recientemente las empresas VIA Technologies y SiS han firmado con Intel cuerdos de licencia y de cruce de patentes que permiten a ambos fabricantes comercializar conjuntos de chips compatibles con el bus [[GIL+]] sin temor a posibles represalias legales de Intel. Comentar que tanto VIA Technologies como SiS deberán pagar un royaltie a Intel por cada chipset de tipo P6 que vendan. El otro fabricante importante de este tipo de productos, [[Acer Labs]], parece estar en conversaciones con Intel para alcanzar un acuerdo similar, ya que esta empresa tiene anunciada la disponibilidad de un producto de este tipo que sin embargo aún no se ha comercializado. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hasta hace prácticamente un par de meses sólo Intel podía comercializar de forma completamente legal chipsets para microprocesadores de tipo P6 ([[Pentium II]], [[Pentium III]] y [[Celeron]]) debido a que dicho fabricante posee una serie de patentes y derechos de propiedad intelectual sobre el bus GTL+ de dichos procesadores. Sin embargo, recientemente las empresas VIA Technologies y SiS han firmado con Intel cuerdos de licencia y de cruce de patentes que permiten a ambos fabricantes comercializar conjuntos de chips compatibles con el bus [[GIL+]] sin temor a posibles represalias legales de Intel. &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[Comentario|&lt;/ins&gt;Comentar&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]] &lt;/ins&gt;que tanto VIA Technologies como SiS deberán pagar un royaltie a Intel por cada chipset de tipo P6 que vendan. El otro fabricante importante de este tipo de productos, [[Acer Labs]], parece estar en conversaciones con Intel para alcanzar un acuerdo similar, ya que esta empresa tiene anunciada la disponibilidad de un producto de este tipo que sin embargo aún no se ha comercializado. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== Acer Labs Aladdin Pro&amp;#160; ===&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== Acer Labs Aladdin Pro&amp;#160; ===&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l83&quot; &gt;Línea 83:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 83:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== VIA Apollo Pro y Apollo Pro Plus&amp;#160; ===&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== VIA Apollo Pro y Apollo Pro Plus&amp;#160; ===&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hace ya bastante tiempo VIA Technologies anunció la disponibilidad del conjunto de [[Chips Apollo Pro]], el cual era compatible con el procesador Pentium Pro de Intel. Debido a los posibles problemas de patentes y licencias con Intel, ningún fabricante de placas base comercializó productos que utilizaran dicho chipset. Con la aparición de los Pentium II y de la tecnología AGP, VIA Technologies decidió actualizar las características del Apollo Pro original, lo que originó la aparición del Apollo Pro Plus actual utilizado en placas base de fabricantes como por ejemplo FIC. Actualmente VIA Technologies dispone de una licencia de Intel que le permite comercializar conjuntos de chips para microprocesadores basados en la microarquitectura P6 (Celeron, Pentium II y Pentium III) a cambio del pago de una cantidad económica por la venta de cada chipset. En la actualidad las placas base para procesadores de tipo P6 que usan conjuntos de chips de VIA Technologies, emplean el modelo Apollo Pro Plus debido a su soporte del bus del sistema a 100 MHz y del bus AGP. como es lógico estos productos también integran controladoras IDE compatibles con el protocolo Ultra DMA, un par de puertos USB y la combinación estándar de puertos para teclado y ratón tanto estándar como de tipo PS/2. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hace ya bastante tiempo VIA Technologies anunció la disponibilidad del conjunto de [[Chips Apollo Pro]], el cual era compatible con el procesador Pentium Pro de Intel. Debido a los posibles problemas de patentes y licencias con Intel, ningún fabricante de placas base comercializó productos que utilizaran dicho chipset. Con la aparición de los Pentium II y de la tecnología AGP, VIA Technologies decidió actualizar las características del Apollo Pro original, lo que originó la aparición del Apollo Pro Plus actual utilizado en placas base de fabricantes como por ejemplo FIC. Actualmente VIA Technologies dispone de una licencia de Intel que le permite comercializar conjuntos de chips para microprocesadores basados en la microarquitectura P6 (Celeron, Pentium II y Pentium III) a cambio del pago de una cantidad económica por la venta de cada chipset. En la actualidad las placas base para procesadores de tipo P6 que usan conjuntos de chips de VIA Technologies, emplean el modelo Apollo Pro Plus debido a su soporte del bus del sistema a 100 MHz y del bus AGP. como es lógico estos productos también integran controladoras IDE compatibles con el protocolo Ultra DMA, un par de puertos USB y la combinación estándar de puertos para teclado y ratón tanto estándar como de tipo PS/2.&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;== Fuente&amp;#160; ==&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;== Fuente&amp;#160; ==&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;

&lt;!-- diff cache key wiki1:diff::1.12:old-626983:rev-694635 --&gt;
&lt;/table&gt;</summary>
		<author><name>Enrryjccmg</name></author>
		
	</entry>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Chipset&amp;diff=626983&amp;oldid=prev</id>
		<title>103 en 21:50 30 may 2011</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Chipset&amp;diff=626983&amp;oldid=prev"/>
		<updated>2011-05-30T21:50:33Z</updated>

		<summary type="html">&lt;p&gt;&lt;/p&gt;
&lt;table class=&quot;diff diff-contentalign-left&quot; data-mw=&quot;interface&quot;&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;tr class=&quot;diff-title&quot; lang=&quot;es&quot;&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;← Revisión anterior&lt;/td&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;Revisión del 21:50 30 may 2011&lt;/td&gt;
				&lt;/tr&gt;&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l89&quot; &gt;Línea 89:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 89:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;*Manual para las Carreras Pedagógicas v6.0&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;*Manual para las Carreras Pedagógicas v6.0&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;[[Category:Ciencias_informáticas]]&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;[[Category:Ciencias_informáticas&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]][[Category:Hardware&lt;/ins&gt;]]&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;

&lt;!-- diff cache key wiki1:diff::1.12:old-166836:rev-626983 --&gt;
&lt;/table&gt;</summary>
		<author><name>103</name></author>
		
	</entry>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Chipset&amp;diff=166836&amp;oldid=prev</id>
		<title>Lospalacios2 jc en 19:07 29 sep 2010</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Chipset&amp;diff=166836&amp;oldid=prev"/>
		<updated>2010-09-29T19:07:47Z</updated>

		<summary type="html">&lt;p&gt;&lt;/p&gt;
&lt;a href=&quot;https://www.ecured.cu/index.php?title=Chipset&amp;amp;diff=166836&amp;amp;oldid=17585&quot;&gt;Mostrar los cambios&lt;/a&gt;</summary>
		<author><name>Lospalacios2 jc</name></author>
		
	</entry>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Chipset&amp;diff=17585&amp;oldid=prev</id>
		<title>Alina idict en 15:13 1 feb 2010</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Chipset&amp;diff=17585&amp;oldid=prev"/>
		<updated>2010-02-01T15:13:52Z</updated>

		<summary type="html">&lt;p&gt;&lt;/p&gt;
&lt;table class=&quot;diff diff-contentalign-left&quot; data-mw=&quot;interface&quot;&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;tr class=&quot;diff-title&quot; lang=&quot;es&quot;&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;← Revisión anterior&lt;/td&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;Revisión del 15:13 1 feb 2010&lt;/td&gt;
				&lt;/tr&gt;&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l17&quot; &gt;Línea 17:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 17:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== SiS 530 ===&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== SiS 530 ===&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Este es el conjunto de chips más reciente del fabricante SiS para sistema de tipo socket 7 y super socket 7, soportándose prácticamente todos los microprocesadores de este tipo existentes en el mercado. El controlador de memoria caché de segundo nivel puede gestionar hasta un máximo de 2 MB, si bien el tamaño máximo de RAM que puede aprovechar la presencia de la memoria caché es de 256 MB. La cantidad máxima de RAM que se puede gestionar es de 1,5 GB, soportándose el uso de módulos de memoria de tipo SDRAM. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Este es el conjunto de chips más reciente del fabricante SiS para sistema de tipo socket 7 y super socket 7, soportándose prácticamente todos los microprocesadores de este tipo existentes en el mercado. El controlador de memoria caché de segundo nivel puede gestionar hasta un máximo de 2 MB, si bien el tamaño máximo de RAM que puede aprovechar la presencia de la memoria caché es de 256 MB. La cantidad máxima de RAM que se puede gestionar es de 1,5 GB, soportándose el uso de módulos de memoria de tipo &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;SDRAM&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Este chipset es una solución integrada que incluye también un sencillo acelerador gráfico que dispone de funciones de aceleración de gráficos 2D y 3D. Mediante la BIOS de los sistemas basados en este conjunto de chips es posible indicar al hardware que use 2, 4 ó 8 MB de la [[RAM]] del ordenador para emplearlos como memoria de vídeo. Para mejorar el rendimiento general del sistema también es posible realizar configuraciones que dispongan de 2, 4 ó 8 MB de memoria [[SDRAM]] o [[SGRAM]] para utilizarlos exclusivamente como buffer de vídeo. El hardware gráfico también integra una interfaz para realizar la conexión del sistema a pantallas planas de tipo TFT. El producto incluye el resto de prestaciones estándar, como por ejemplo dos controladoras IDE con soporte Ultra DMA, un par de puertos USB, conexiones para teclado y ratón tanto de tipo estándar como PS/2, compatibilidad con el estándar ACPI de gestión de energía, etc. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Este chipset es una solución integrada que incluye también un sencillo acelerador gráfico que dispone de funciones de aceleración de gráficos 2D y 3D. Mediante la BIOS de los sistemas basados en este conjunto de chips es posible indicar al hardware que use 2, 4 ó 8 MB de la [[RAM]] del ordenador para emplearlos como memoria de vídeo. Para mejorar el rendimiento general del sistema también es posible realizar configuraciones que dispongan de 2, 4 ó 8 MB de memoria [[SDRAM]] o [[SGRAM]] para utilizarlos exclusivamente como buffer de vídeo. El hardware gráfico también integra una interfaz para realizar la conexión del sistema a pantallas planas de tipo TFT. El producto incluye el resto de prestaciones estándar, como por ejemplo dos controladoras IDE con &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;soporte Ultra DMA&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;, un par de puertos USB, conexiones para teclado y ratón tanto de tipo estándar como PS/2, compatibilidad con el estándar ACPI de gestión de energía, etc. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== VIA VP3 ===&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== VIA VP3 ===&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Este producto fue el primer conjunto de chips disponible para placas base de tipo socket 7 y super socket 7 que soportaba el bus AGP, aunque lamentablemente este primer producto sólo soportaba el modo xi de dicho bus. El chipset está fabricado con tecnología de 0,5 micras y oficialmente sólo soporta la velocidad de bus de 66 MHz. Comparte con el chipset VIA MVP3 el chip VT82C5868, el cual implementa el puente entre el bus PCI y el ISA. Las placas base equipadas con este producto pueden disponer de una caché de segundo nivel comprendida entre 256 KB y 2 MB, si bien lo más normal es encontrar placas que disponen de 512 KB. La cantidad máxima de memoria RAM que se puede gestionar es de 1 GB. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Este producto fue el primer conjunto de chips disponible para placas base de tipo socket 7 y super socket 7 que soportaba el bus AGP, aunque lamentablemente este primer producto sólo soportaba el modo xi de dicho bus. El chipset está fabricado con tecnología de 0,5 micras y oficialmente sólo soporta la velocidad de bus de 66 MHz. Comparte con el chipset &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;VIA MVP3&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]] &lt;/ins&gt;el &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;chip VT82C5868&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;, el cual implementa el puente entre el bus PCI y el ISA. Las placas base equipadas con este producto pueden disponer de una caché de segundo nivel comprendida entre 256 KB y 2 MB, si bien lo más normal es encontrar placas que disponen de 512 KB. La cantidad máxima de &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;memoria RAM&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]] &lt;/ins&gt;que se puede gestionar es de 1 GB. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;El resto de la funcionalidad del conjunto de chips se encuentra implementada en el chip VT82C597, el cual integra dos controladoras IDE con soporte de Ultra DMA, un par de puertos USB, controlador de teclado estándar y de tipo PS/2, controlador para ratón PS/2 y reloj CMOS de tiempo real. El controlador de memoria implementado en dicho chip soporta memorias de tipo Fast Page Mode, EDO RAM y SDRAM. En la actualidad se trata de un producto ligeramente desfasado que ha sido sustituido en el mercado por el más avanzado VIA MVP3. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;El resto de la funcionalidad del conjunto de chips se encuentra implementada en el chip VT82C597, el cual integra dos controladoras IDE con soporte de &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;Ultra DMA&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;, un par de puertos USB, controlador de teclado estándar y de tipo PS/2, controlador para ratón PS/2 y reloj CMOS de tiempo real. El controlador de memoria implementado en dicho chip soporta memorias de tipo &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;Fast Page Mode&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;, &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;EDO RAM&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]] &lt;/ins&gt;y &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;SDRAM&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;. En la actualidad se trata de un producto ligeramente desfasado que ha sido sustituido en el mercado por el más avanzado VIA MVP3. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== VIA MVP3 ===&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== VIA MVP3 ===&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Este chipset de VIA Technologies es la segunda solución de este fabricante para microprocesadores de tipo socket 7 o super socket 7 que ofrece soporte de bus AGP, si bien, a diferencia de lo que sucedía con el anterior VP3, en este caso se soporta el modo x2 de dicho bus. El conjunto de chips está formado por dos circuitos integrados, cuyas referencias son VT82C598 y VT82C5868. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Este chipset de VIA Technologies es la segunda solución de este fabricante para microprocesadores de tipo socket 7 o super socket 7 que ofrece soporte de bus AGP, si bien, a diferencia de lo que sucedía con el anterior VP3, en este caso se soporta el modo x2 de dicho bus. El conjunto de chips está formado por dos circuitos integrados, cuyas referencias son &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;VT82C598&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]] &lt;/ins&gt;y &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;VT82C5868&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;El primero de estos chips es el más importante, ya que es el encargado de implementar la interfaz con el microprocesador del sistema. Dicho componente soporta la velocidad de bus de l00 MHz, por lo que en las placas base que integran este conjunto de chips es posible utilizar los procesadores K6-2 y, mediante una actualización de la BIOS del sistema, el nuevo K6-3 de AMD. El chip vT82c598 también implementa el puente entre el bus del sistema y el bus PCI, así como el controlador de memoria. Precisamente este último bloque de este chip es uno de los más interesantes, ya que además de ofrecer soporte para RAM de tipo EDO y SDRAM ofrece la posibilidad de utilizar memoria de tipo DDR SDRAM (Double Data Rate SDRAM), así como una característica que permite que el bus de acceso a la caché de segundo nivel y el de acceso a la RAM del sistema funcionen de modo asíncrono. Esta última prestación hace posible que el procesador del sistema acceda a la caché de segundo nivel a 100 MHz mientras que los accesos a la RAM del sistema pueden efectuarse a 66 ó 100 MHz, lo que hace posible reutilizar en las placas base equipada con el chipset MVP3 módulos SDRAM antiguos de 66 MHz e incluso en algunos modelos módulos SIMM de tipo EDO RAM. Por su parte el chip vT82c5868 es el encargado de efectuar el puente entre el bus PCI y el ISA. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;El primero de estos chips es el más importante, ya que es el encargado de implementar la interfaz con el microprocesador del sistema. Dicho componente soporta la velocidad de bus de l00 MHz, por lo que en las placas base que integran este conjunto de chips es posible utilizar los procesadores K6-2 y, mediante una actualización de la BIOS del sistema, el nuevo K6-3 de AMD. El chip &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;vT82c598&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]] &lt;/ins&gt;también implementa el puente entre el bus del sistema y el bus PCI, así como el controlador de memoria. Precisamente este último bloque de este chip es uno de los más interesantes, ya que además de ofrecer soporte para RAM de tipo EDO y SDRAM ofrece la posibilidad de utilizar memoria de tipo DDR SDRAM (&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;Double Data Rate SDRAM&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;), así como una característica que permite que el bus de acceso a la caché de segundo nivel y el de acceso a la RAM del sistema funcionen de modo asíncrono. Esta última prestación hace posible que el procesador del sistema acceda a la caché de segundo nivel a 100 MHz mientras que los accesos a la RAM del sistema pueden efectuarse a 66 ó 100 MHz, lo que hace posible reutilizar en las placas base equipada con el chipset MVP3 módulos SDRAM antiguos de 66 MHz e incluso en algunos modelos módulos SIMM de tipo EDO RAM. Por su parte el chip vT82c5868 es el encargado de efectuar el puente entre el bus PCI y el ISA. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Este conjunto de chips integra un par de controladoras IDE con soporte de Ultra DMA, así como un par de puertos USB, controlador de teclado estándar y de tipo PS/2, controlador de ratón PS/2 y reloj CMOS de tiempo real. El producto también es compatible con la tecnología ACPI de administración avanzada de energía. La versión que actualmente se comercializa del producto está fabricada con tecnología de 0,35 micras. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Este conjunto de chips integra un par de controladoras IDE con soporte de Ultra DMA, así como un par de puertos USB, controlador de teclado estándar y de tipo PS/2, controlador de ratón PS/2 y reloj CMOS de tiempo real. El producto también es compatible con la tecnología ACPI de administración avanzada de energía. La versión que actualmente se comercializa del producto está fabricada con tecnología de 0,35 micras. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l43&quot; &gt;Línea 43:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 43:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;== Conjuntos de Chips para Slot 1, Slot 2 y Socket 370 ==&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;== Conjuntos de Chips para Slot 1, Slot 2 y Socket 370 ==&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hasta hace prácticamente un par de meses sólo Intel podía comercializar de forma completamente legal chipsets para microprocesadores de tipo P6 (Pentium II, Pentium III y Celeron) debido a que dicho fabricante posee una serie de patentes y derechos de propiedad intelectual sobre el bus GTL+ de dichos procesadores. Sin embargo, recientemente las empresas VIA Technologies y SiS han firmado con Intel cuerdos de licencia y de cruce de patentes que permiten a ambos fabricantes comercializar conjuntos de chips compatibles con el bus GIL+ sin temor a posibles represalias legales de Intel. Comentar que tanto VIA Technologies como SiS deberán pagar un royaltie a Intel por cada chipset de tipo P6 que vendan. El otro fabricante importante de este tipo de productos, Acer Labs, parece estar en conversaciones con Intel para alcanzar un acuerdo similar, ya que esta empresa tiene anunciada la disponibilidad de un producto de este tipo que sin embargo aún no se ha comercializado. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hasta hace prácticamente un par de meses sólo Intel podía comercializar de forma completamente legal chipsets para microprocesadores de tipo P6 (&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;Pentium II&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;, &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;Pentium III&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]] &lt;/ins&gt;y &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;Celeron&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;) debido a que dicho fabricante posee una serie de patentes y derechos de propiedad intelectual sobre el bus GTL+ de dichos procesadores. Sin embargo, recientemente las empresas VIA Technologies y SiS han firmado con Intel cuerdos de licencia y de cruce de patentes que permiten a ambos fabricantes comercializar conjuntos de chips compatibles con el bus &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;GIL+&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]] &lt;/ins&gt;sin temor a posibles represalias legales de Intel. Comentar que tanto VIA Technologies como SiS deberán pagar un royaltie a Intel por cada chipset de tipo P6 que vendan. El otro fabricante importante de este tipo de productos, &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;Acer Labs&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;, parece estar en conversaciones con Intel para alcanzar un acuerdo similar, ya que esta empresa tiene anunciada la disponibilidad de un producto de este tipo que sin embargo aún no se ha comercializado. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== Acer Labs Aladdin Pro ===&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== Acer Labs Aladdin Pro ===&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Este fabricante asiático tiene anunciado desde hace ya algún tiempo un conjunto de chips, denominado Aladdin Pro, compatible con los microprocesadores Pentium II, Pentium III y Celeron de Intel. La disponibilidad de este chipset está probablemente supeditada a la firma de un acuerdo de licencia con Intel que proporcione acceso a Acer Labs a las patentes relacionadas con el bus GTL+, por lo que de momento no existe en el mercado ninguna placa base que disponga de este conjunto de chips. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Este fabricante asiático tiene anunciado desde hace ya algún tiempo un conjunto de chips, denominado &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;Aladdin Pro&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;, compatible con los microprocesadores Pentium II, Pentium III y Celeron de Intel. La disponibilidad de este chipset está probablemente supeditada a la firma de un acuerdo de licencia con Intel que proporcione acceso a Acer Labs a las patentes relacionadas con el bus GTL+, por lo que de momento no existe en el mercado ninguna placa base que disponga de este conjunto de chips. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== Intel 440LX, 440EX y 440ZX-66 ===&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== Intel 440LX, 440EX y 440ZX-66 ===&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l57&quot; &gt;Línea 57:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 57:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== Intel 44OBX, 44OGX y 44OZX ===&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== Intel 44OBX, 44OGX y 44OZX ===&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;El modelo 440BX fue el primer conjunto de chips para microprocesadores Pentium II que soportaba el bus a 100 MHz empleado en los procesadores que funcionan a 350 MHz y velocidades superiores. Otra de las características que se ha añadido a este chipset, respecto al anterior 440LX, es un soporte más amplio de las funciones ACPI de gestión de energía y la introducción de una versión específica para la creación de ordenadores portátiles basados en procesadores Pentium II. Al igual que sucedía con el 440LX, el 440BX soporta configuraciones biprocesador. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;El &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;modelo 440BX&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]] &lt;/ins&gt;fue el primer conjunto de chips para microprocesadores Pentium II que soportaba el bus a 100 MHz empleado en los procesadores que funcionan a 350 MHz y velocidades superiores. Otra de las características que se ha añadido a este chipset, respecto al anterior 440LX, es un soporte más amplio de las funciones ACPI de gestión de energía y la introducción de una versión específica para la creación de ordenadores portátiles basados en procesadores Pentium II. Al igual que sucedía con el 440LX, el 440BX soporta configuraciones biprocesador. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;El chipset 440GX es prácticamente idéntico al anterior 440BX, si bien es el encargado de ofrecer la conexión con el resto del sistema a los microprocesadores de tipo Xeon, ya que dichas CPU emplean Slot 2 en lugar de Slot 1. Entre otras mejoras respecto a sus predecesores, cabe destacar la posibilidad de direccionar una mayor cantidad de memoria RAM, característica fundamental en el mercado de estaciones de trabajo al que van dirigidos los ordenadores equipados con procesadores de tipo Xeon. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;El chipset 440GX es prácticamente idéntico al anterior 440BX, si bien es el encargado de ofrecer la conexión con el resto del sistema a los microprocesadores de tipo Xeon, ya que dichas CPU emplean Slot 2 en lugar de Slot 1. Entre otras mejoras respecto a sus predecesores, cabe destacar la posibilidad de direccionar una mayor cantidad de memoria RAM, característica fundamental en el mercado de estaciones de trabajo al que van dirigidos los ordenadores equipados con procesadores de tipo Xeon. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l77&quot; &gt;Línea 77:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 77:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== SiS 600/620 ===&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== SiS 600/620 ===&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Estos dos productos son sendos chipset para procesadores de tipo P6 que se diferencian en que concretamente el modelo 620 integra un adaptador gráfico compatible con el bus AGP. Ambos productos son capaces de emplear tanto la velocidad de bus de 66 como la de 100 MHz. Ambos conjuntos de chips integran sendas controladoras IDE con soporte Ultra DMA, un par de puertos USB y la combinación convencional de puertos de teclado y ratón tanto estándar como de tipo PS/2. La cantidad máxima de memoria RAM que se puede direccionar es de 1,5 GB. El bus PCI que se puede implementar con estos conjuntos de chips es compatible con la versión 2.2 de la especificación PCI, siendo posible diseñar sistemas con un máximo de cuatro dispositivos PCI maestros. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Estos dos productos son sendos chipset para procesadores de tipo P6 que se diferencian en que concretamente el modelo 620 integra un adaptador gráfico compatible con el &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;bus AGP&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;. Ambos productos son capaces de emplear tanto la velocidad de bus de 66 como la de 100 MHz. Ambos conjuntos de chips integran sendas controladoras IDE con soporte Ultra DMA, un par de puertos USB y la combinación convencional de puertos de teclado y ratón tanto estándar como de tipo PS/2. La cantidad máxima de memoria RAM que se puede direccionar es de 1,5 GB. El bus PCI que se puede implementar con estos conjuntos de chips es compatible con la versión 2.2 de la especificación &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;PCI&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;, siendo posible diseñar sistemas con un máximo de cuatro dispositivos PCI maestros. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Al igual que cualquier otro producto moderno de este tipo, este chipset soporta la tecnología AGP, tanto el modo x1 como x2. Sin embargo, este conjunto de chips tiene el elemento diferenciador de integrar un adaptador gráfico dotado de funciones de aceleración de gráficos 2D y 3D. El acelerador gráfico es capaz de trabajar tanto en modo UMA (Unified Memory Architecture, Arquitectura de memoria unificada) como en modo convencional. En el modo UMA el conjunto de chips puede utilizar hasta un máximo de 8 MB de memoria del sistema para almacenar el buffer de vídeo, mientras que al usar el modo de funcionamiento convencional es posible gestionar hasta 8 MB de memoria SDRAM o SGRAM que funciona como memoria de vídeo. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Al igual que cualquier otro producto moderno de este tipo, este chipset soporta la tecnología AGP, tanto el modo x1 como x2. Sin embargo, este conjunto de chips tiene el elemento diferenciador de integrar un adaptador gráfico dotado de funciones de aceleración de gráficos 2D y 3D. El acelerador gráfico es capaz de trabajar tanto en &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;modo UMA&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]] &lt;/ins&gt;(Unified Memory Architecture, Arquitectura de memoria unificada) como en modo convencional. En el modo UMA el conjunto de chips puede utilizar hasta un máximo de 8 MB de memoria del sistema para almacenar el buffer de vídeo, mientras que al usar el modo de funcionamiento convencional es posible gestionar hasta 8 MB de memoria SDRAM o SGRAM que funciona como memoria de vídeo. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== VIA Apollo Pro y Apollo Pro Plus ===&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;=== VIA Apollo Pro y Apollo Pro Plus ===&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hace ya bastante tiempo VIA Technologies anunció la disponibilidad del conjunto de chips Apollo Pro, el cual era compatible con el procesador Pentium Pro de Intel. Debido a los posibles problemas de patentes y licencias con Intel, ningún fabricante de placas base comercializó productos que utilizaran dicho chipset. Con la aparición de los Pentium II y de la tecnología AGP, VIA Technologies decidió actualizar las características del Apollo Pro original, lo que originó la aparición del Apollo Pro Plus actual utilizado en placas base de fabricantes como por ejemplo FIC. Actualmente VIA Technologies dispone de una licencia de Intel que le permite comercializar conjuntos de chips para microprocesadores basados en la microarquitectura P6 (Celeron, Pentium II y Pentium III) a cambio del pago de una cantidad económica por la venta de cada chipset. En la actualidad las placas base para procesadores de tipo P6 que usan conjuntos de chips de VIA Technologies, emplean el modelo Apollo Pro Plus debido a su soporte del bus del sistema a 100 MHz y del bus AGP. como es lógico estos productos también integran controladoras IDE compatibles con el protocolo Ultra DMA, un par de puertos USB y la combinación estándar de puertos para teclado y ratón tanto estándar como de tipo PS/2. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Hace ya bastante tiempo VIA Technologies anunció la disponibilidad del conjunto de &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;chips Apollo Pro&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;, el cual era compatible con el procesador Pentium Pro de Intel. Debido a los posibles problemas de patentes y licencias con Intel, ningún fabricante de placas base comercializó productos que utilizaran dicho chipset. Con la aparición de los Pentium II y de la tecnología AGP, VIA Technologies decidió actualizar las características del Apollo Pro original, lo que originó la aparición del Apollo Pro Plus actual utilizado en placas base de fabricantes como por ejemplo FIC. Actualmente VIA Technologies dispone de una licencia de Intel que le permite comercializar conjuntos de chips para microprocesadores basados en la microarquitectura P6 (Celeron, Pentium II y Pentium III) a cambio del pago de una cantidad económica por la venta de cada chipset. En la actualidad las placas base para procesadores de tipo P6 que usan conjuntos de chips de VIA Technologies, emplean el modelo Apollo Pro Plus debido a su soporte del bus del sistema a 100 MHz y del bus AGP. como es lógico estos productos también integran controladoras IDE compatibles con el protocolo Ultra DMA, un par de puertos USB y la combinación estándar de puertos para teclado y ratón tanto estándar como de tipo PS/2. &amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;== Fuente ==&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;== Fuente ==&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;

&lt;!-- diff cache key wiki1:diff::1.12:old-17581:rev-17585 --&gt;
&lt;/table&gt;</summary>
		<author><name>Alina idict</name></author>
		
	</entry>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Chipset&amp;diff=17581&amp;oldid=prev</id>
		<title>Alina idict en 15:00 1 feb 2010</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Chipset&amp;diff=17581&amp;oldid=prev"/>
		<updated>2010-02-01T15:00:18Z</updated>

		<summary type="html">&lt;p&gt;&lt;/p&gt;
&lt;a href=&quot;https://www.ecured.cu/index.php?title=Chipset&amp;amp;diff=17581&amp;amp;oldid=17506&quot;&gt;Mostrar los cambios&lt;/a&gt;</summary>
		<author><name>Alina idict</name></author>
		
	</entry>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Chipset&amp;diff=17506&amp;oldid=prev</id>
		<title>Humberto0601ad jc en 22:42 30 ene 2010</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Chipset&amp;diff=17506&amp;oldid=prev"/>
		<updated>2010-01-30T22:42:40Z</updated>

		<summary type="html">&lt;p&gt;&lt;/p&gt;
&lt;table class=&quot;diff diff-contentalign-left&quot; data-mw=&quot;interface&quot;&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;tr class=&quot;diff-title&quot; lang=&quot;es&quot;&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;← Revisión anterior&lt;/td&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;Revisión del 22:42 30 ene 2010&lt;/td&gt;
				&lt;/tr&gt;&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l1&quot; &gt;Línea 1:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 1:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;El conjunto de chips, o '''chipset''', es un elemento formado por un determinado número de circuitos integrados en el que se han incluido la mayoría de los componentes que dotan a un ordenador de compatibilidad PC/AT a nivel hardware como, por ejemplo, el controlador de interrupciones, los controladores [[DMA]], el chip temporizador, controladoras de disco duro, etc. Mediante este elemento se han integrado en unos pocos componentes los que antes se encontraban un número de chips independientes relativamente elevado.&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[Archivo:Chipset_via.jpg‎|200px|thumb|right|Chipset VIA]] &lt;/ins&gt;El conjunto de chips, o '''chipset''', es un elemento formado por un determinado número de circuitos integrados en el que se han incluido la mayoría de los componentes que dotan a un ordenador de compatibilidad PC/AT a nivel hardware como, por ejemplo, el controlador de interrupciones, los controladores [[DMA]], el chip temporizador, controladoras de disco duro, etc. Mediante este elemento se han integrado en unos pocos componentes los que antes se encontraban un número de chips independientes relativamente elevado.&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Con el paso del tiempo, en el chipset se han ido incluyendo algunos nuevos tipos de dispositivos que han surgido con el avance tecnológico, como es el caso de las controladores de bus [[USB]], el bus [[AGP]], el bus [[PCI]], funciones de administración de energía, etc. Este proceso de integración va a continuar en el futuro, por lo que durante el presente año aparecerán en el mercado conjuntos de chips que incluirán también a la tarjeta gráfica. Tanto [[Intel]], como [[VIA Technologies]] y [[SIS]] están trabajando en productos de este tipo para microprocesadores tanto de tipo socket 7 como Slot 1 o socket 370.&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Con el paso del tiempo, en el chipset se han ido incluyendo algunos nuevos tipos de dispositivos que han surgido con el avance tecnológico, como es el caso de las controladores de bus [[USB]], el bus [[AGP]], el bus [[PCI]], funciones de administración de energía, etc. Este proceso de integración va a continuar en el futuro, por lo que durante el presente año aparecerán en el mercado conjuntos de chips que incluirán también a la tarjeta gráfica. Tanto [[Intel]], como [[VIA Technologies]] y [[SIS]] están trabajando en productos de este tipo para microprocesadores tanto de tipo socket 7 como Slot 1 o socket 370.&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;

&lt;!-- diff cache key wiki1:diff::1.12:old-17503:rev-17506 --&gt;
&lt;/table&gt;</summary>
		<author><name>Humberto0601ad jc</name></author>
		
	</entry>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Chipset&amp;diff=17503&amp;oldid=prev</id>
		<title>Humberto0601ad jc: /* Fuente */</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Chipset&amp;diff=17503&amp;oldid=prev"/>
		<updated>2010-01-30T22:35:58Z</updated>

		<summary type="html">&lt;p&gt;‎&lt;span dir=&quot;auto&quot;&gt;&lt;span class=&quot;autocomment&quot;&gt;Fuente&lt;/span&gt;&lt;/span&gt;&lt;/p&gt;
&lt;table class=&quot;diff diff-contentalign-left&quot; data-mw=&quot;interface&quot;&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;tr class=&quot;diff-title&quot; lang=&quot;es&quot;&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;← Revisión anterior&lt;/td&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;Revisión del 22:35 30 ene 2010&lt;/td&gt;
				&lt;/tr&gt;&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l89&quot; &gt;Línea 89:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 89:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Manual para las Carreras Pedagógicas v6.0&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Manual para las Carreras Pedagógicas v6.0&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;[[Category:Ciencias &lt;del class=&quot;diffchange diffchange-inline&quot;&gt;Informáticas&lt;/del&gt;]]&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;[[Category:Ciencias &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;informáticas&lt;/ins&gt;]]&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;

&lt;!-- diff cache key wiki1:diff::1.12:old-17502:rev-17503 --&gt;
&lt;/table&gt;</summary>
		<author><name>Humberto0601ad jc</name></author>
		
	</entry>
</feed>