<?xml version="1.0"?>
<feed xmlns="http://www.w3.org/2005/Atom" xml:lang="es">
	<id>https://www.ecured.cu/index.php?action=history&amp;feed=atom&amp;title=Circuito_FPGA</id>
	<title>Circuito FPGA - Historial de revisiones</title>
	<link rel="self" type="application/atom+xml" href="https://www.ecured.cu/index.php?action=history&amp;feed=atom&amp;title=Circuito_FPGA"/>
	<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Circuito_FPGA&amp;action=history"/>
	<updated>2026-05-15T01:15:57Z</updated>
	<subtitle>Historial de revisiones para esta página en el wiki</subtitle>
	<generator>MediaWiki 1.31.16</generator>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Circuito_FPGA&amp;diff=4511919&amp;oldid=prev</id>
		<title>Irma gt en 20:46 19 sep 2024</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Circuito_FPGA&amp;diff=4511919&amp;oldid=prev"/>
		<updated>2024-09-19T20:46:55Z</updated>

		<summary type="html">&lt;p&gt;&lt;/p&gt;
&lt;table class=&quot;diff diff-contentalign-left&quot; data-mw=&quot;interface&quot;&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;tr class=&quot;diff-title&quot; lang=&quot;es&quot;&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;← Revisión anterior&lt;/td&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;Revisión del 20:46 19 sep 2024&lt;/td&gt;
				&lt;/tr&gt;&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l8&quot; &gt;Línea 8:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 8:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;}}&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;}}&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Las '''Field Programmable Gate Arrays''' ('''FPGA''') son circuitos integrados reconfigurables compuestos de interconexiones programables que combinan bloques lógicos programables, de memoria embebida y de procesamiento de señales digitales, entre otros. Dicho en palabras más simples, una FPGA es “hardware programable”. A diferencia de las [[CPU]]s y las [[GPU]]s, los recursos de una FPGA pueden ser configurados para crear pipelines de instrucciones específicos para el problema a resolver. Si bien operan a frecuencias de reloj más bajas y tienen picos de rendimiento inferiores, la posibilidad de adaptar el hardware para cada aplicación particular le permite a las FPGAs lograr mejores tasas de rendimiento en la mayoría de los casos. En forma adicional, suelen ser más eficientes desde el punto de vista energético ya que no hay desperdicio en los recursos de silicio.&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Las '''Field Programmable Gate Arrays''' ('''FPGA''') son circuitos integrados reconfigurables compuestos de interconexiones programables que combinan bloques lógicos programables, de memoria embebida y de procesamiento de señales digitales, entre otros. Dicho en palabras más simples, una FPGA es “hardware programable”. A diferencia de las [[CPU]]s y las [[GPU]]s, los recursos de una FPGA pueden ser configurados para crear pipelines de instrucciones específicos para el problema a resolver. Si bien operan a frecuencias de reloj más bajas y tienen picos de rendimiento inferiores, la posibilidad de adaptar el hardware para cada aplicación particular le permite a las FPGAs lograr mejores tasas de rendimiento en la mayoría de los casos. En forma adicional, suelen ser más eficientes desde el punto de vista energético ya que no hay desperdicio en los recursos de &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[&lt;/ins&gt;silicio&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;]]&lt;/ins&gt;.&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;==Características de los FPGA==&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;==Características de los FPGA==&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;

&lt;!-- diff cache key wiki1:diff::1.12:old-4173547:rev-4511919 --&gt;
&lt;/table&gt;</summary>
		<author><name>Irma gt</name></author>
		
	</entry>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Circuito_FPGA&amp;diff=4173547&amp;oldid=prev</id>
		<title>Irma gt: Irma gt trasladó la página FPGA a Circuito FPGA</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Circuito_FPGA&amp;diff=4173547&amp;oldid=prev"/>
		<updated>2022-05-28T00:50:11Z</updated>

		<summary type="html">&lt;p&gt;Irma gt trasladó la página &lt;a href=&quot;/FPGA&quot; class=&quot;mw-redirect&quot; title=&quot;FPGA&quot;&gt;FPGA&lt;/a&gt; a &lt;a href=&quot;/Circuito_FPGA&quot; title=&quot;Circuito FPGA&quot;&gt;Circuito FPGA&lt;/a&gt;&lt;/p&gt;
&lt;table class=&quot;diff diff-contentalign-left&quot; data-mw=&quot;interface&quot;&gt;
				&lt;tr class=&quot;diff-title&quot; lang=&quot;es&quot;&gt;
				&lt;td colspan=&quot;1&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;← Revisión anterior&lt;/td&gt;
				&lt;td colspan=&quot;1&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;Revisión del 00:50 28 may 2022&lt;/td&gt;
				&lt;/tr&gt;&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-notice&quot; lang=&quot;es&quot;&gt;&lt;div class=&quot;mw-diff-empty&quot;&gt;(Sin diferencias)&lt;/div&gt;
&lt;/td&gt;&lt;/tr&gt;&lt;/table&gt;</summary>
		<author><name>Irma gt</name></author>
		
	</entry>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Circuito_FPGA&amp;diff=4173546&amp;oldid=prev</id>
		<title>Irma gt en 00:50 28 may 2022</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Circuito_FPGA&amp;diff=4173546&amp;oldid=prev"/>
		<updated>2022-05-28T00:50:00Z</updated>

		<summary type="html">&lt;p&gt;&lt;/p&gt;
&lt;table class=&quot;diff diff-contentalign-left&quot; data-mw=&quot;interface&quot;&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;tr class=&quot;diff-title&quot; lang=&quot;es&quot;&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;← Revisión anterior&lt;/td&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;Revisión del 00:50 28 may 2022&lt;/td&gt;
				&lt;/tr&gt;&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l8&quot; &gt;Línea 8:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 8:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;}}&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;}}&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Las Field Programmable Gate Arrays (FPGA) son circuitos integrados reconfigurables compuestos de interconexiones programables que combinan bloques lógicos programables, de memoria embebida y de procesamiento de señales digitales, entre otros. Dicho en palabras más simples, una FPGA es “hardware programable”. A diferencia de las [[CPU]]s y las [[GPU]]s, los recursos de una FPGA pueden ser configurados para crear pipelines de instrucciones específicos para el problema a resolver. Si bien operan a frecuencias de reloj más bajas y tienen picos de rendimiento inferiores, la posibilidad de adaptar el hardware para cada aplicación particular le permite a las FPGAs lograr mejores tasas de rendimiento en la mayoría de los casos. En forma adicional, suelen ser más eficientes desde el punto de vista energético ya que no hay desperdicio en los recursos de silicio.&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;Las &lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;'''&lt;/ins&gt;Field Programmable Gate Arrays&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;''' &lt;/ins&gt;(&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;'''&lt;/ins&gt;FPGA&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;'''&lt;/ins&gt;) son circuitos integrados reconfigurables compuestos de interconexiones programables que combinan bloques lógicos programables, de memoria embebida y de procesamiento de señales digitales, entre otros. Dicho en palabras más simples, una FPGA es “hardware programable”. A diferencia de las [[CPU]]s y las [[GPU]]s, los recursos de una FPGA pueden ser configurados para crear pipelines de instrucciones específicos para el problema a resolver. Si bien operan a frecuencias de reloj más bajas y tienen picos de rendimiento inferiores, la posibilidad de adaptar el hardware para cada aplicación particular le permite a las FPGAs lograr mejores tasas de rendimiento en la mayoría de los casos. En forma adicional, suelen ser más eficientes desde el punto de vista energético ya que no hay desperdicio en los recursos de silicio.&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;==Características de los FPGA==&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;==Características de los FPGA==&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;

&lt;!-- diff cache key wiki1:diff::1.12:old-4173545:rev-4173546 --&gt;
&lt;/table&gt;</summary>
		<author><name>Irma gt</name></author>
		
	</entry>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Circuito_FPGA&amp;diff=4173545&amp;oldid=prev</id>
		<title>Irma gt en 00:49 28 may 2022</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Circuito_FPGA&amp;diff=4173545&amp;oldid=prev"/>
		<updated>2022-05-28T00:49:37Z</updated>

		<summary type="html">&lt;p&gt;&lt;/p&gt;
&lt;table class=&quot;diff diff-contentalign-left&quot; data-mw=&quot;interface&quot;&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;col class=&quot;diff-marker&quot; /&gt;
				&lt;col class=&quot;diff-content&quot; /&gt;
				&lt;tr class=&quot;diff-title&quot; lang=&quot;es&quot;&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;← Revisión anterior&lt;/td&gt;
				&lt;td colspan=&quot;2&quot; style=&quot;background-color: #fff; color: #222; text-align: center;&quot;&gt;Revisión del 00:49 28 may 2022&lt;/td&gt;
				&lt;/tr&gt;&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l1&quot; &gt;Línea 1:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 1:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;del class=&quot;diffchange diffchange-inline&quot;&gt;[[Category:Circuitos_Integrados_Programables]] [[Category:Electronica_Digital]] → Categoría:Circuitos Integrados Programables | Electronica Digital&lt;/del&gt;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;{{Ficha Hardware&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;{{Ficha Hardware&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;| nombre&amp;#160; &amp;#160; &amp;#160; &amp;#160; &amp;#160; = FPGA&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;| nombre&amp;#160; &amp;#160; &amp;#160; &amp;#160; &amp;#160; = FPGA&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot; id=&quot;mw-diff-left-l46&quot; &gt;Línea 46:&lt;/td&gt;
&lt;td colspan=&quot;2&quot; class=&quot;diff-lineno&quot;&gt;Línea 46:&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;==Referencias==&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;&amp;#160;&lt;/td&gt;&lt;td style=&quot;background-color: #f8f9fa; color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #eaecf0; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;==Referencias==&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;http://sedici.unlp.edu.ar/handle/10915/64231&amp;lt;/br&amp;gt;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;*&lt;/ins&gt;http://sedici.unlp.edu.ar/handle/10915/64231&amp;lt;/br&amp;gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;https://academy.bit2me.com/que-es-fpga/&amp;lt;/br&amp;gt;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;*&lt;/ins&gt;https://academy.bit2me.com/que-es-fpga/&amp;lt;/br&amp;gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td class='diff-marker'&gt;−&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #ffe49c; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;https://es.wikipedia.org/wiki/Field-programmable_gate_array&amp;lt;/br&amp;gt;&lt;/div&gt;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;*&lt;/ins&gt;https://es.wikipedia.org/wiki/Field-programmable_gate_array&amp;lt;/br&amp;gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot;&gt;&amp;#160;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&amp;#160;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;
&lt;tr&gt;&lt;td colspan=&quot;2&quot;&gt;&amp;#160;&lt;/td&gt;&lt;td class='diff-marker'&gt;+&lt;/td&gt;&lt;td style=&quot;color: #222; font-size: 88%; border-style: solid; border-width: 1px 1px 1px 4px; border-radius: 0.33em; border-color: #a3d3ff; vertical-align: top; white-space: pre-wrap;&quot;&gt;&lt;div&gt;&lt;ins class=&quot;diffchange diffchange-inline&quot;&gt;[[Category:Circuitos_Integrados_Programables]] [[Category:Electronica_Digital]]&lt;/ins&gt;&lt;/div&gt;&lt;/td&gt;&lt;/tr&gt;

&lt;!-- diff cache key wiki1:diff::1.12:old-4165642:rev-4173545 --&gt;
&lt;/table&gt;</summary>
		<author><name>Irma gt</name></author>
		
	</entry>
	<entry>
		<id>https://www.ecured.cu/index.php?title=Circuito_FPGA&amp;diff=4165642&amp;oldid=prev</id>
		<title>Jcpm: Página creada con «Category:Circuitos_Integrados_Programables Category:Electronica_Digital → Categoría:Circuitos Integrados Programables | Electronica Digital {{Ficha Hardware | no…»</title>
		<link rel="alternate" type="text/html" href="https://www.ecured.cu/index.php?title=Circuito_FPGA&amp;diff=4165642&amp;oldid=prev"/>
		<updated>2022-05-18T13:22:04Z</updated>

		<summary type="html">&lt;p&gt;Página creada con «&lt;a href=&quot;/index.php?title=Categor%C3%ADa:Circuitos_Integrados_Programables&amp;amp;action=edit&amp;amp;redlink=1&quot; class=&quot;new&quot; title=&quot;Categoría:Circuitos Integrados Programables (la página no existe)&quot;&gt;Category:Circuitos_Integrados_Programables&lt;/a&gt; &lt;a href=&quot;/index.php?title=Categor%C3%ADa:Electronica_Digital&amp;amp;action=edit&amp;amp;redlink=1&quot; class=&quot;new&quot; title=&quot;Categoría:Electronica Digital (la página no existe)&quot;&gt;Category:Electronica_Digital&lt;/a&gt; → Categoría:Circuitos Integrados Programables | Electronica Digital {{Ficha Hardware | no…»&lt;/p&gt;
&lt;p&gt;&lt;b&gt;Página nueva&lt;/b&gt;&lt;/p&gt;&lt;div&gt;[[Category:Circuitos_Integrados_Programables]] [[Category:Electronica_Digital]] → Categoría:Circuitos Integrados Programables | Electronica Digital&lt;br /&gt;
{{Ficha Hardware&lt;br /&gt;
| nombre          = FPGA&lt;br /&gt;
| imagen          = Fpga.jpg&lt;br /&gt;
| pie         = Spartan – Xilinx&lt;br /&gt;
| fecha-invención = 1984&lt;br /&gt;
| nombre-inventor = Ross Freeman&lt;br /&gt;
}}&lt;br /&gt;
&lt;br /&gt;
Las Field Programmable Gate Arrays (FPGA) son circuitos integrados reconfigurables compuestos de interconexiones programables que combinan bloques lógicos programables, de memoria embebida y de procesamiento de señales digitales, entre otros. Dicho en palabras más simples, una FPGA es “hardware programable”. A diferencia de las [[CPU]]s y las [[GPU]]s, los recursos de una FPGA pueden ser configurados para crear pipelines de instrucciones específicos para el problema a resolver. Si bien operan a frecuencias de reloj más bajas y tienen picos de rendimiento inferiores, la posibilidad de adaptar el hardware para cada aplicación particular le permite a las FPGAs lograr mejores tasas de rendimiento en la mayoría de los casos. En forma adicional, suelen ser más eficientes desde el punto de vista energético ya que no hay desperdicio en los recursos de silicio.&lt;br /&gt;
&lt;br /&gt;
==Características de los FPGA==&lt;br /&gt;
Existen distintas razones y características por las que se invierte y desarrollan los FPGA, pero entre ellas las más relevantes son:&lt;br /&gt;
&lt;br /&gt;
===Arquitectura programable===&lt;br /&gt;
Los FPGA a diferencia de otras arquitecturas, son programables. Esto les otorga una gran flexibilidad de uso, puesto que su programación puede alterarse para mejorarles o solucionar fallas. Esto permitiría por ejemplo; optimizar un FPGA para manejar de mejor manera procesos complejos tras haberse realizado un análisis y optimización de su programación inicial. Con ello, la nueva versión del software del FPGA permitiría mejorar el rendimiento o solucionar problemas de seguridad detectados, una situación imposible usando arquitecturas como la [[ASIC]].&lt;br /&gt;
&lt;br /&gt;
Normalmente la programación de los FPGA se realiza en lenguajes de programación de bajo nivel llamados [[Verilog]] o [[VHDL]]. Ambos sirven para “describir” al FPGA la forma en cómo debe manejar el hardware del mismo. Sin embargo, muchas empresas ofrecen sistemas de programación de más alto nivel que facilitan esta tarea aún más.&lt;br /&gt;
&lt;br /&gt;
===Desarrollo acelerado del hardware===&lt;br /&gt;
Dado que los FPGA son más sencillo a nivel lógico, las compañías son capaces de traer nuevos productos al mercado de forma más rápida.  Al tiempo también en el que los FPGA evolucionan y ofrecen mejores características. Esto es algo que los [[ASIC]] no pueden ofrecer, porque su desarrollo requiere de ciclos de fabricación mucho más extensos.&lt;br /&gt;
&lt;br /&gt;
Para las compañías dedicadas a blockchain esto es perfecto. Si por ejemplo, una compañía diseña un dispositivo de hardware FPGA para manejar [[Lightning Network]], desarrollar y mejorar dicho dispositivo le será más fácil que hacer otro desde cero. Con ello el costo general por diseño y el tiempo de salida al mercado de nuevos dispositivos disminuye. Una situación ventajosa para las compañías [[blockchain]], especialmente en un mundo tecnológico que avanza a pasos agigantados.&lt;br /&gt;
&lt;br /&gt;
===Mejor nivel de integración en hardware===&lt;br /&gt;
Los FPGA actuales incluyen procesadores en el chip, sistemas de entrada y salida de datos y mucho más. Más funciones dentro de la FPGA significan menos dispositivos en la placa de circuitos, lo que aumenta la fiabilidad al reducir el número de fallos de los dispositivos. Adicional a la fiabilidad, también aumenta el rendimiento, pues estos sistemas son capaces de construirse más integrados en el die.&lt;br /&gt;
&lt;br /&gt;
Esta es una de las características más llamativas de los FPGA frente a los [[ASIC]]. Los [[ASIC]] son en general, una serie de chips que trabajan en paralelo dentro de una complicada tarjeta de circuitos. En dicha tarjeta hay equipos de diferentes fabricantes y con ordenes de calidad distintas. La falla de uno de esos circuitos, significa la falla de todo el [[ASIC]]. Pero en los sistemas FPGA esto es distinto. Debido a que el proceso de fabricación es más integrado, la calidad de los circuitos incluidos puede controlarse mucho mejor. Con esto, se puede mejorar sustancialmente la calidad de los dispositivos y su vida útil se alarga.&lt;br /&gt;
&lt;br /&gt;
===Disminución de los costos totales de operación===&lt;br /&gt;
Los [[ASIC]] suelen ser más baratos que una solución FPGA. Pero el mantenimiento de un [[ASIC]] es mucho más costoso. De hecho, debido a la inamovilidad del hardware [[ASIC]] estos quedan rápidamente obsoletos. Sin embargo, los FPGA mejoran en muchos sentidos esta situación.&lt;br /&gt;
&lt;br /&gt;
==Aplicaciones==&lt;br /&gt;
Cualquier circuito de aplicación específica puede ser implementado en una FPGA, siempre y cuando esta disponga de los recursos necesarios. Las aplicaciones donde más comúnmente se utilizan las FPGA incluyen a los [[DSP]] (procesamiento digital de señales), [[radio definido por software]], sistemas aeroespaciales y de defensa, prototipos de [[ASIC]], sistemas de imágenes para medicina, sistemas de visión para computadoras, reconocimiento de voz, bioinformática, emulación de hardware de computadora, entre otras. Cabe notar que su uso en otras áreas es cada vez mayor, sobre todo en aquellas aplicaciones que requieren un alto grado de paralelismo.&lt;br /&gt;
&lt;br /&gt;
Existe código fuente disponible (bajo licencia [[GNU GPL]]) de sistemas como microprocesadores, microcontroladores, filtros, módulos de comunicaciones y memorias, entre otros. Estos códigos se llaman cores.&lt;br /&gt;
&lt;br /&gt;
Actualmente es posible implementar todo un [[SoC]] mediante una FPGA única, existen herramientas libres y núcleos de propiedad intelectual del código abierto que facilitan su implementación, tal es es caso de la Arquitectura de Bus Simple ([[SBA]]) que provee una librería de código [[VHDL]] portable para la implementación en FPGAs de distintos fabricantes.&lt;br /&gt;
&lt;br /&gt;
==Tecnología de la memoria de programación==&lt;br /&gt;
Las FPGA también se pueden diferenciar por utilizar diferentes tecnologías de memoria:&lt;br /&gt;
*Volátiles: basadas en RAM. Su programación se pierde al quitar la alimentación. Requieren una memoria externa no volátil para configurarlas al arrancar (antes o durante el reinicio).&lt;br /&gt;
*No Volátiles: basadas en ROM. Hay de dos tipos, las reprogramables y las no reprogramables.&lt;br /&gt;
# '''Reprogramables:''' basadas en EPROM o flash. Estas se pueden borrar y volver a reprogramar aunque con un límite de unos 10 000 ciclos.&lt;br /&gt;
# '''No reprogramables:''' basadas en fusibles o antifusibles. Solo se pueden programar una vez, lo que las hace poco recomendables para trabajos en laboratorios.&lt;br /&gt;
&lt;br /&gt;
==Referencias==&lt;br /&gt;
http://sedici.unlp.edu.ar/handle/10915/64231&amp;lt;/br&amp;gt;&lt;br /&gt;
https://academy.bit2me.com/que-es-fpga/&amp;lt;/br&amp;gt;&lt;br /&gt;
https://es.wikipedia.org/wiki/Field-programmable_gate_array&amp;lt;/br&amp;gt;&lt;/div&gt;</summary>
		<author><name>Jcpm</name></author>
		
	</entry>
</feed>