Compuertas CMOS o MOS Complementarias - Historial de revisiones

Javiermartin jc: Texto reemplazado: «
» por «»

2019-07-23T00:03:44Z

Texto reemplazado: «<div align="justify">» por «»

Edeliochajc en 03:15 1 nov 2014

2014-11-01T03:15:32Z

Humbertojccmg en 15:47 3 sep 2012

2012-09-03T15:47:33Z

Pepe01032 jc: /* Fuentes */

2011-06-02T19:31:39Z

‎Fuentes

Pepe01032 jc en 19:27 2 jun 2011

2011-06-02T19:27:23Z

Carlos idict en 13:20 2 jun 2011

2011-06-02T13:20:04Z

Rafaeljcguisa1 en 21:21 31 may 2011

2011-05-31T21:21:02Z

Rafaeljcguisa1: Página creada con '{| cellspacing="1" cellpadding="1" align="right" style="border: 1px solid rgb(255, 255, 255); width: 25%; min-width: 22em; max-width: 24.8em; text-align: left; background-color:...'

2011-05-31T21:08:21Z

Página creada con '{| cellspacing="1" cellpadding="1" align="right" style="border: 1px solid rgb(255, 255, 255); width: 25%; min-width: 22em; max-width: 24.8em; text-align: left; background-color:...'

Página nueva

{| cellspacing="1" cellpadding="1" align="right" style="border: 1px solid rgb(255, 255, 255); width: 25%; min-width: 22em; max-width: 24.8em; text-align: left; background-color: rgb(255, 255, 255);"
|-
| {{Ficha
|estilo=font-size:95%
|clasetitulo= cabecera hardware
|titulo={{{nombre|{{PAGENAME}}}}}
|subtitulo = {{#if:{{{modalidad|}}}|'''Equipo de {{{modalidad|}}}'''}}
|colorfondo=#194254
|estilotitulo=color:#fff
|imagen={{{imagen|}}}
|tamañoimagen={{{tamaño|}}}
|estiloimagen=padding:4pt; line-height:1.25em; font-size:8pt
|pie={{#if:{{{pie|}}}|<div style="padding-top:2pt">{{{pie}}}</div>}}
|estiloetiqueta=padding:0.2em 1.0em 0.2em 0.2em; background-color:transparent; line-height:1.2em; font-size:100%; font-weight: bold
|estilodatos=padding:0.2em; line-height:1.3em; vertical-align:middle; font-size:90%

|etiqueta2=Inventado por:
|datos2={{{nombre-inventor|}}}
|etiqueta3=Fecha de invención:
|datos3={{{fecha-invención|}}}

|etiqueta4=Conectado a:
|datos4={{{conn1|}}}
|etiqueta5=Vía 1:
|datos5={{{via1_1|}}}
|etiqueta6=Vía 2:
|datos6={{{via1_2|}}}
|etiqueta7=Vía 3:
|datos7={{{via1_3|}}}
|etiqueta8=Vía 4:
|datos8={{{via1_4|}}}
|etiqueta9=Vía 5:
|datos9={{{via1_5|}}}
|etiqueta10=Vía 6:
|datos10={{{via1_6|}}}
|etiqueta11=Vía 7:
|datos11={{{via1_7|}}}
|etiqueta12=Vía 8:
|datos12={{{via1_8|}}}
|etiqueta13=Vía 9:
|datos13={{{via1_9|}}}

|etiqueta14=Conectado a:
|datos14={{{conn2|}}}
|etiqueta15=Vía 1:
|datos15={{{via2_1|}}}
|etiqueta16=Vía 2:
|datos16={{{via2_2|}}}
|etiqueta17=Vía 3:
|datos17={{{via2_3|}}}
|etiqueta18=Vía 4:
|datos18={{{via2_4|}}}
|etiqueta19=Vía 5:
|datos19={{{via2_5|}}}
|etiqueta20=Vía 6:
|datos20={{{via2_6|}}}
|etiqueta21=Vía 7:
|datos21={{{via2_7|}}}
|etiqueta22=Vía 8:
|datos22={{{via2_8|}}}
|etiqueta23=Vía 9:
|datos23={{{via2_9|}}}

|etiqueta24=Conectado a:
|datos24={{{conn3|}}}
|etiqueta25=Vía 1:
|datos25={{{via3_1|}}}
|etiqueta26=Vía 2:
|datos26={{{via3_2|}}}
|etiqueta27=Vía 3:
|datos27={{{via3_3|}}}
|etiqueta28=Vía 4:
|datos28={{{via3_4|}}}
|etiqueta29=Vía 5:
|datos29={{{via3_5|}}}
|etiqueta30=Vía 6:
|datos30={{{via3_6|}}}
|etiqueta31=Vía 7:
|datos31={{{via3_7|}}}
|etiqueta32=Vía 8:
|datos32={{{via3_8|}}}
|etiqueta33=Vía 9:
|datos33={{{via3_9|}}}

|etiqueta34=Clases:
|datos34={{{clase1|}}}{{#if:{{{clase1|}}}|<br>{{{clase2|}}}}}{{#if:{{{clase2|}}}|<br>{{{clase3|}}}}}{{#if:{{{clase3|}}}|<br>{{{clase4|}}}}}{{#if:{{{clase4|}}}|<br>{{{clase5|}}}}}

|etiqueta35=Fabricantes:
|datos35={{{manuf1|}}}{{#if:{{{manuf1|}}}|<br>{{{manuf2|}}}}}{{#if:{{{manuf2|}}}|<br>{{{manuf3|}}}}}{{#if:{{{manuf3|}}}|<br>{{{manuf4|}}}}}{{#if:{{{manuf4|}}}|<br>{{{manuf5|}}}}}{{#if:{{{manuf5|}}}|<br>{{{manuf6|}}}}}{{#if:{{{manuf6|}}}|<br>{{{manuf7|}}}}}

}}
|}<noinclude>'''Compuertas CMOS o MOS Complementarias''' (Complementary Metal-Oxide Semiconductor), el término complementario se refiere a la utilización de dos tipos de transistores en el circuito de salida, en una configuración similar a la tótem-pole de la familia [[TTL]]. Se usan conjuntamente MOSFET (MOS Field-Effect transistor, transistor de efecto campo MOS) de canal n (NMOS) y de canal p (PMOS ) en el mismo circuito, para obtener varias ventajas sobre las familias P-MOS y N-MOS.
La tecnología CMOS es ahora la dominante debido a que es más rápida y consume aún menos potencia que las otras familias MOS. Estas ventajas son opacadas un poco por la elevada complejidad del proceso de fabricación del CI y una menor densidad de integración. De este modo, los [[CMOS]] todavía no pueden competir con MOS en aplicaciones que requieren lo último en LSI.
== Ventajas de CMOS sobre las TTL ==
La lógica CMOS ha emprendido un crecimiento constante en el área de la MSI, principalmente a expensas de la TTL, con la que compite directamente. El proceso de fabricación de CMOS es más simple que el TTL y tiene una mayor densidad de integración, lo que permite que se tengan más circuitos en un área determinada de sustrato y reduce el costo por función. La gran ventaja de los CMOS es que utilizan solamente una fracción de la potencia que se necesita para la serie TTL de baja potencia (74L00), adaptándose de una forma ideal a aplicaciones que utilizan la potencia de una batería o con soporte en una batería. El inconveniente de la familia CMOS es que es más lenta que la familia TTL, aunque la nueva serie CMOS de alta velocidad "HCMOS" (SERIES HC y HCT), que vio la luz en 1983, puede competir con las series bipolares avanzadas en cuanto a velocidad y disponibilidad de corriente, y con un consumo menor, con las series 74 y 74LS.
== Características de la Familia CMOS ==
=== FACTOR DE CARGA ===
Al igual que N-MOS y P-MOS, los CMOS tienen una resistencia de entrada extremadamente grande (10*12Ω) que casi no consume corriente de la fuente de señales, cada entrada CMOS representa comúnmente una carga a tierra de 5 pF. Debido a su capacitancia de entrada se limita el número de entradas CMOS que se pueden manejar con una sola salida CMOS. Así pues, el factor de carga de CMOS depende del máximo retardo permisible en la propagación. Comúnmente este factor de carga es de 50 para bajas frecuencias (<1 MHz). Por supuesto para altas frecuencias, el factor de carga disminuye.
La salida CMOS tiene que cargar y descargar la combinación en paralelo de cada capacitancia de entrada, de manera que el tiempo de conmutación de salida aumente en proporción al número de cargas conducidas, cada carga CMOS aumenta el retardo en la conducción de la propagación del circuito por 3 ns.
Así podemos llegar a la conclusión de que el factor de carga de CMOS depende del máximo retardo permisible en la propagación

=== VELOCIDAD DE CONMUTACIÓN ===

Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de carga relativamente grandes, su velocidad de conmutación es más rápida debido a su baja resistencia de salida en cada estado. Recordemos que una salida N-MOS tiene que cargar la capacitancia de carga a través de una resistencia relativamente grande (100 k Ω). En el circuito CMOS, la resistencia de salida en el estado ALTO es el valor RON del P-[[MOSFET]], el cual es generalmente de 1 k Ω o menor. Esto permite una carga más rápida de la capacitancia de carga.
Los valores de velocidad de conmutación dependen del voltaje de alimentación que se emplee, por ejemplo en una a compuerta NAND de la serie 4000 el tiempo de propagación es de 50 ns para VDD = 5 V y 25ns para VDD = 10 V. Como podemos ver, mientras VDD sea mayor podemos operar en frecuencias más elevadas. Por supuesto, mientras más grande sea VDD se producirá una mayor disipación de potencia.
Una compuerta NAND de las series 74HC o 7411CT tiene un tpd promedio alrededor de 8 ns cuando funciona con un VDD = 5V. Esta velocidad es comparable con la de la serie 74LS.

=== DISIPACIÓN DE POTENCIA ===
En la siguiente gráfica, podemos observar como la disipación de potencia en función de la frecuencia de una compuerta TTL es constante dentro del rango de operación. En cambio, en la compuerta CMOS depende de al frecuencia.

La disipación de potencia de un CI CMOS será muy baja mientras esté en una condición dc. Desafortunadamente, PD siempre crecerá en proporción a la frecuencia en la cual los circuitos cambian de estado.
Cada vez que una salida CMOS pasa de BAJO a ALTO, tiene que suministrarse una corriente de carga con oscilación momentánea a la capacitancia de carga. Esta capacitancia consta de las capacitancias de entrada de las cargas combinadas que se conducen y de la capacitancia de salida propia del dispositivo.
Estas breves espigas de corriente son suministradas por VDD y pueden tener una amplitud regular de 5 mA y una duración de 20 a 30 ns. Es obvio, que cuando la frecuencia de conmutación aumente, habrá más de estas espigas de corriente por segundo y el consumo de corriente promedio de VDD aumentará.
De este modo, en frecuencias más altas, CMOS comienza a perder algunas de sus ventajas sobre otras familias lógicas. Como regla general, una compuerta CMOS tendrá el mismo PD en promedio que una compuerta 74LS en frecuencias alrededor de cerca dc 2 a 3 MHz. Para CI MSI, la situación es más compleja que la que se expresa aquí y un diseñador lógico debe realizar un análisis detallado para determinar si el CMOS tiene o no una ventaja en cuanto a la disipación de potencia en cierta frecuencia de operación.

=== Voltaje de alimentación ===
Los circuitos bipolares TTL requieren una alimentación de ?? volts, tolerando sólo una pequeña desviación. Los circuitos CMOS en cambio, permiten un rango de alimentación mayor, de +2 a +6 volts para las series HC y AC, y de +3 a +15 volts para las series 4000 y 74CXX. Sin embargo, existen dos series CMOS, la HCT y la ACT, que han sido diseñadas para ser compatibles con los circuitos TTL y por lo tanto requieren una alimentación de +5 volts.

=== Niveles de entrada ===
Cuando una entrada TTL está en estado L(bajo) , entrega corriente al circuito que le está generando la Señal L (típicamente 0,25 mA para la serie LS). Esto debe ser considerado cuando se alimentan compuertas TTL con otro tipo de circuitos. Contrariamente, en un circuito CMOS no existe corriente de entrada.
El umbral de entrada necesario en una compuerta TTL para provocar un cambio en la salida es de alrededor de dos caídas de voltaje de un diodo (aproximadamente 0,3 volts). Sin embargo, en la mayor parte de las familias CMOS, este umbral es de alrededor de media fuente de alimentación, con una dispersión considerable, típicamente de entre 1/3 y 2/3 de la fuente de poder. Las familias HCT y ACT, compatibles con los TTL, han sido diseñadas para tener un umbral de entrada bajo, similar a los TTL. Como vimos, esto se debe a que en los circuitos TTL la salida H (alto) no llega a +5 volts.
Las entradas CMOS son susceptibles a daño permanente producto de la electricidad estática durante su manipulación. Las entradas no utilizadas deben ser conectadas a H o L a según corresponda.

== Diferencias entre las familias CMOS y TTL ==
Las diferencias más importantes entre ambas familias son:
a) En la fabricación de los circuitos integrados se usan [[transistores bipolares]] par el TTL y transistores
MOSFET para la tecnología CMOS
b) Los CMOS requieren de mucho menos espacio (área en el CI) debido a lo compacto de los [[transistores MOSFET]]. Además debido a su alta densidad de integración, los CMOS están superando a los CI bipolares en el área de integración a gran escala, en LSI - memorias grandes, CI de calculadora, microprocesadores-, así como VLSI.
c) Los circuitos integrados CMOS es de menor consumo de potencia que los TTL.
d) Los CMOS son más lentos en cuanto a velocidad de operación que los TTL.
e) Los CMOS tienen una mayor inmunidad al ruido que los TTL.
f) Los CMOS presenta un mayor intervalo de voltaje y un factor de carga más elevado que los TTL.
En resumen podemos decir que:
TTL: diseñada para una alta velocidad.
CMOS: diseñada para un bajo consumo.
Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de ambas:
un bajo consumo y una alta velocidad.
La familia lógica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia nació como un intento de conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones es empleada.

== Fuentes ==

· T. L. Floyd. "Fundamentos de Sistemas Digitales". Capítulo 15. Editorial Prentice Hall.
· T. Pollán. "Electrónica Digital". Colección de textos docentes. Publicaciones de la Universidad de Zaragoza.
· Electrónica Digital I. Díaz Calvo Julio</noinclude>

[[Category:Electrónica]]

@@ Línea 95: / Línea 95: @@
 '''Compuertas CMOS o MOS Complementarias'''. (Complementary Metal-Oxide Semiconductor), el término complementario se refiere a la utilización de dos tipos de transistores en el circuito de salida, en una configuración similar a la tótem-pole de la familia [[TTL]]. Se usan conjuntamente MOSFET (MOS Field-Effect transistor, transistor de efecto campo MOS) de canal n (NMOS) y de canal p (PMOS ) en el mismo circuito, para obtener varias ventajas sobre las familias P-MOS y N-MOS.
-La tecnología CMOS es ahora la dominante debido a que es más rápida y consume aún menos potencia que las otras familias MOS. Estas ventajas son opacadas un poco por la elevada complejidad del proceso de fabricación del CI y una menor densidad de integración. De este modo, los [[CMOS]] todavía no pueden competir con MOS en aplicaciones que requieren lo último en LSI.
+La tecnología CMOS es ahora la dominante debido a que es más rápida y consume aún menos potencia que las otras familias MOS. Estas ventajas son opacadas un poco por la elevada complejidad del proceso de fabricación del CI y una menor densidad de integración. De este modo, los CMOS todavía no pueden competir con MOS en aplicaciones que requieren lo último en LSI.
 == Características de la familia CMOS ==

← Revisión anterior		Revisión del 13:20 2 jun 2011
Línea 1:		Línea 1:
		+	{{Normalizar\|motivo=texto}}
	{\| cellspacing="1" cellpadding="1" align="right" style="border: 1px solid rgb(255, 255, 255); width: 25%; min-width: 22em; max-width: 24.8em; text-align: left; background-color: rgb(255, 255, 255);"		{\| cellspacing="1" cellpadding="1" align="right" style="border: 1px solid rgb(255, 255, 255); width: 25%; min-width: 22em; max-width: 24.8em; text-align: left; background-color: rgb(255, 255, 255);"
	\|-		\|-

@@ Línea 92: / Línea 92: @@
 |}<noinclude>
-<div align="justify">
 '''Compuertas CMOS o MOS Complementarias'''. (Complementary Metal-Oxide Semiconductor), el término complementario se refiere a la utilización de dos tipos de transistores en el circuito de salida, en una configuración similar a la tótem-pole de la familia [[TTL]]. Se usan conjuntamente MOSFET (MOS Field-Effect transistor, transistor de efecto campo MOS) de canal n (NMOS) y de canal p (PMOS ) en el mismo circuito, para obtener varias ventajas sobre las familias P-MOS y N-MOS.

@@ Línea 1: / Línea 1: @@
 {| cellspacing="1" cellpadding="1" align="right" style="border: 1px solid rgb(255, 255, 255); width: 25%; min-width: 22em; max-width: 24.8em; text-align: left; background-color: rgb(255, 255, 255);"
 |-
@@ Línea 159: / Línea 158: @@
 </noinclude>
-[[Category:Electrónica]]
+[[Category:Electrónica]][[Category:Electrónica digital]]

@@ Línea 153: / Línea 153: @@
 == Fuentes ==
-T. L. Floyd. "Fundamentos de Sistemas Digitales". Capítulo 15. Editorial Prentice Hall.
+*T. L. Floyd. "Fundamentos de Sistemas Digitales". Capítulo 15. Editorial Prentice Hall.
-T. Pollán. "Electrónica Digital". Colección de textos docentes. Publicaciones de la Universidad de Zaragoza.
+*T. Pollán. "Electrónica Digital". Colección de textos docentes. Publicaciones de la Universidad de Zaragoza.
-Díaz Calvo, Julio. Electrónica Digital I.
+*Díaz Calvo, Julio. Electrónica Digital I. Editorial Pueblo y Educación. [[Ciudad de la Habana]]. [[1983]]
 </noinclude>
 [[Category:Electrónica]]

@@ Línea 1: / Línea 1: @@
-{{Normalizar|motivo=texto}}
 {| cellspacing="1" cellpadding="1" align="right" style="border: 1px solid rgb(255, 255, 255); width: 25%; min-width: 22em; max-width: 24.8em; text-align: left; background-color: rgb(255, 255, 255);"
 |-
@@ Línea 91: / Línea 91: @@
 }}
-|}<noinclude>'''Compuertas CMOS o MOS Complementarias''' (Complementary Metal-Oxide Semiconductor), el término complementario se refiere a la utilización de dos tipos de transistores en el circuito de salida, en una configuración similar a la tótem-pole de la familia [[TTL]]. Se usan conjuntamente MOSFET (MOS Field-Effect transistor, transistor de efecto campo MOS) de canal n (NMOS) y de canal p (PMOS ) en el mismo circuito, para obtener varias ventajas sobre las familias P-MOS y N-MOS.
+|}<noinclude>
 La tecnología CMOS es ahora la dominante debido a que es más rápida y consume aún menos potencia que las otras familias MOS. Estas ventajas son opacadas un poco por la elevada complejidad del proceso de fabricación del CI y una menor densidad de integración. De este modo, los [[CMOS]] todavía no pueden competir con MOS en aplicaciones que requieren lo último en LSI.
-== Ventajas de CMOS sobre las TTL ==
-La lógica CMOS ha emprendido un crecimiento constante en el área de la MSI, principalmente a expensas de la  TTL, con la que compite directamente. El proceso de fabricación de CMOS es más simple que el TTL y tiene una mayor densidad de integración, lo que permite que se tengan más circuitos en un área determinada de sustrato y reduce el costo por función. La gran ventaja de los CMOS es que utilizan solamente una fracción de la potencia que se necesita para la serie TTL de baja potencia (74L00), adaptándose de una forma ideal a aplicaciones que utilizan la potencia de una batería o con soporte en una batería. El inconveniente de la familia CMOS es que es más lenta que la familia TTL, aunque la nueva serie CMOS de alta velocidad "HCMOS" (SERIES HC y HCT), que vio la luz en 1983, puede competir con las series bipolares avanzadas en cuanto a velocidad y disponibilidad de corriente, y con un consumo menor, con las series 74 y 74LS.
+== Características de la familia CMOS ==
-== Características de la Familia CMOS ==
+=== Factor de carga ===
 Al igual que N-MOS y P-MOS, los CMOS tienen una resistencia de entrada extremadamente grande (10*12Ω) que casi no consume corriente de la fuente de señales, cada entrada CMOS representa comúnmente una carga a tierra de 5 pF. Debido a su capacitancia de entrada se limita el número de entradas CMOS que se pueden manejar con una sola salida CMOS. Así pues, el factor de carga de CMOS depende del máximo retardo permisible en la propagación. Comúnmente este factor de carga es de 50 para bajas frecuencias (<1 MHz). Por supuesto para altas frecuencias, el factor de carga disminuye.
 La salida CMOS tiene que cargar y descargar la combinación en paralelo de cada capacitancia de entrada, de manera que el tiempo de conmutación de salida aumente en proporción al número de cargas conducidas, cada carga CMOS aumenta el retardo en la conducción de la propagación del circuito por 3 ns.
@@ Línea 102: / Línea 105: @@
-=== VELOCIDAD DE CONMUTACIÓN ===
+=== Velocidad de conmutación ===
 Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de carga relativamente grandes, su velocidad de conmutación es más rápida debido a su baja resistencia de salida en cada estado. Recordemos que una salida N-MOS tiene que cargar la capacitancia de carga a través de una resistencia relativamente grande (100 k Ω). En el circuito CMOS, la resistencia de salida en el estado ALTO es el valor RON del P-[[MOSFET]], el cual es generalmente de 1 k Ω o menor. Esto permite una carga más rápida de la capacitancia de carga.
@@ Línea 109: / Línea 112: @@
-=== DISIPACIÓN DE POTENCIA ===
+=== Disipación de potencia ===
 En la siguiente gráfica, podemos observar como la disipación de potencia en función de la frecuencia de una compuerta TTL es constante dentro del rango de operación. En cambio, en la compuerta CMOS depende de al frecuencia.
@@ Línea 142: / Línea 145: @@
 un bajo consumo y una alta velocidad.
 La familia lógica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia nació como un intento de conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones es empleada.
 == Fuentes ==
-·      T. L. Floyd. "Fundamentos de Sistemas Digitales". Capítulo 15. Editorial Prentice Hall.
+T. L. Floyd. "Fundamentos de Sistemas Digitales". Capítulo 15. Editorial Prentice Hall.
-·      T. Pollán. "Electrónica Digital". Colección de textos docentes. Publicaciones de la Universidad de Zaragoza.
+T. Pollán. "Electrónica Digital". Colección de textos docentes. Publicaciones de la Universidad de Zaragoza.
-·      Electrónica Digital I. Díaz Calvo Julio</noinclude>
+Díaz Calvo, Julio. Electrónica Digital I.
 [[Category:Electrónica]]

@@ Línea 8: / Línea 8: @@
 |colorfondo=#194254
 |estilotitulo=color:#fff
-|imagen={{{imagen|}}}
+|imagen=NOR_con_CMOS.JPG
 |tamañoimagen={{{tamaño|}}}
 |estiloimagen=padding:4pt; line-height:1.25em; font-size:8pt