Intel 80486 - Historial de revisiones

Javiermartin jc: Texto reemplazado: «
» por «»

2019-07-06T19:40:13Z

Texto reemplazado: «<div align="justify">» por «»

Sandra jc en 19:16 28 feb 2012

2012-02-28T19:16:48Z

103 en 14:44 8 jun 2011

2011-06-08T14:44:01Z

Sandra jc en 19:45 28 mar 2011

2011-03-28T19:45:31Z

Sandra jc: /* Unidad de caché */

2011-03-22T20:11:34Z

‎Unidad de caché

Sandra jc: /* Véase también */

2011-03-22T17:06:12Z

‎Véase también

Sandra jc en 17:02 22 mar 2011

2011-03-22T17:02:20Z

Sandra jc en 16:25 22 mar 2011

2011-03-22T16:25:06Z

Sandra jc: /* Nuevas instrucciones */

2011-03-21T19:47:20Z

‎Nuevas instrucciones

Sandra jc: Página creada con '{{Objeto|nombre= i486= Image:intel-486.jpg |descripcion= De 25 Mhz a 100Mhz.}} '''Intel 80486 (i486, 486)'''.Son una familia de microprocesadores de 32 bits con arquitectura x...'

2011-03-21T19:43:31Z

Página creada con '{{Objeto|nombre= i486= Image:intel-486.jpg |descripcion= De 25 Mhz a 100Mhz.}} '''Intel 80486 (i486, 486)'''.Son una familia de microprocesadores de 32 bits con arquitectura x...'

Página nueva

{{Objeto|nombre= i486= Image:intel-486.jpg |descripcion= De 25 Mhz a 100Mhz.}}

'''Intel 80486 (i486, 486)'''.Son una familia de microprocesadores de 32 bits con arquitectura x86 diseñados por Intel Corporation.

Los i486 son muy similares a sus predecesores, los [[Intel]] 80386. La diferencias principales
son que los i486 tienen un conjunto de instrucciones optimizado, una unidad de coma
flotante y un caché unificado integrados en el propio circuito integrado del microprocesador
y una unidad de interfaz de bus mejorada.

Este microprocesador es básicamente un 80386con el agregado de una unidad de punto flotante compatible con el 80387y un caché de memoria de 8 KBytes. Por lo tanto los bloques que componen el80486 son los siguientes:

== Bloques que componen el 80486 ==

=== Unidad de ejecución ===
Incluye los registros de uso general de 32 bits, la unidad lógico-matemática y un
barrel shifter de 64 bits. La unidad de ejecución está mejorada con lo que se necesita un solo ciclo de reloj para las instrucciones más frecuentes.

===Unidad de segmentación===
Incluye losregistros de segmento, loscachés de información dedescriptoresy lalógica de protección. No tiene diferencias con respecto al80386.

===Unidad de paginación===
Es la encargada de traducir las direcciones lineales (generadas por launidad anterior) en direcciones físicas. Incluye el buffer de conversión por búsqueda (TLB). Losúltimos modelos (DX4, algunos DX2) soportan páginas de 4MB aparte de las de 4KB del80386.

===Unidad de caché===
La evolución de las memorias hizo que el tiempo de acceso de las mismas decrecieran lentamente, mientras que la velocidad de los microprocesadores aumentaba exponencialmente. Por lo tanto, el acceso a memoria representaba el cuello de botella. La idea del caché es tener una memoria relativamente pequeña con la velocidad del microprocesador. La mayoría del código que se ejecuta lo hace dentro de ciclos, con lo que, si se tiene el ciclo completo dentro del caché, no sería necesario acceder a la memoria externa. Con los datos pasa algo similar también ocurre un efecto de localidad. El caché se carga rápidamente mediante un proceso conocido como "ráfaga", con el que se pueden transferir cuatro bytes por ciclo de reloj.Más abajo se da información más detallada de esta unidad.

Estos procesadores tienen un caché interno que almacena 8KB de instrucciones y datos excepto el DX4 y el Write-back enhanced. DX4 que tienen 16KB de caché interno. El caché aumenta el rendimiento del sistema ya que las lecturas se realizan más rápido desde el caché que desde la memoria externa. Esto también reduce el uso del bus externo por parte del procesador. Éste es un caché de primer nivel (también llamado L1).El procesador 80486 puede usar un caché de segundo nivel (también llamado L2) fuera del chip para aumentar aún más el rendimiento general del sistema. Si bien la operación de estos cachés internos y externos son transparentes a la ejecución de los programas, el conocimiento de su funcionamiento puede servir para optimizar el software. El caché está disponible en todos los modos de funcionamiento del procesador: modo real, modo protegido y modo de manejo del sistema.

===Interfaz con el bus===
ncluye los manejadores del bus de direcciones (con salidas de A31-A2 yBE0# a BE3# (mediante esto último cada byte del bus de datos se habilita por separado)), bus dedatos de 32 bits y bus de control.

===Unidad de instrucciones===
Incluye la unidad de prebúsqueda que le pide los bytes de instruccionesal caché (ambos se comunican mediante un bus interno de 128 bits), una cola de instrucciones de 32bytes, la unidad de decodificación, la unidad de control, y la ROM de control (que indica lo quedeben hacer las instrucciones).

===Unidad de punto flotante===
Incluye ocho registros de punto flotante de 80 bits y la lógica necesariapara realizar operaciones básicas, raíz cuadrada y trascendentes de punto flotante. Es tres o cuatroveces más rápido que un386DXy387DXa la misma frecuencia de reloj. Esta unidad no estáincluida en el modelo486SX.

==Versiones del 80486==
'''80486 DX'''.
En abril de 1989 la compañía Intel presentó su nuevo microprocesador: el 80486 DX, con 1.200.000 transistores a bordo, el doble de la velocidad del80386y 100% de compatibilidad
con los microprocesadores anteriores. El consumo máximo del 486DX de 50 MHz es de 5 watt.

'''80486 SX'''.
En abril de 1991 introdujo el 80486 SX, un producto de menor costo que el anterior sinel coprocesador matemático que posee el 80486 DX (bajando la cantidad de transistores a1.185.000).

'''80486 DX2'''.
En marzo de 1992 apareció el 80486 DX2, que posee un duplicador de frecuencia interno, con lo que las distintas funciones en el interior del chip se ejecutan al doble de velocidad, manteniendo constante el tiempo de acceso a memoria. Esto permite casi duplicar el rendimiento del microprocesador, ya que la mayoría de las instrucciones que deben acceder a memoria en realidad acceden al caché interno de 8 KBytes del chip.

'''80486 SL'''.
En el mismo año apareció el 80486 SL, con características especiales de ahorro de energía.

'''80486 DX4'''.
Siguiendo con la filosofía del DX2, en 1994 apareció el 80486 DX4, que triplica la frecuencia de reloj y aumenta el tamaño del caché interno a 16 KBytes. El chip se empaqueta en el formato PGA (Pin Grid Array) de 168 pines en todas las versiones. En el casodel SX, también existe el formato PQFP (Plastic Quad Flat Pack ) de 196 pines. Las frecuencias más utilizadas en estos microprocesadores son: SX: 25 y 33 MHz, DX: 33 y 50 MHz, DX2: 25/50 MHz y33/66 MHz y DX4: 25/75 y 33/100 MHz. En los dos últimos modelos, la primera cifra indica la frecuencia del bus externo y la segunda la del bus interno. Para tener una idea de la velocidad, el 80486DX2 de 66 MHz ejecuta 54 millones de instrucciones por segundo.

La diferencia más grande entre 486DX4 y 486DX2 es que el primero es 1,5 veces más rápido que el otro. El 486DX2 también se llama el 80486DX2 o el i486DX2; designado a veces como el 80486D/2, 486D/2, el 80486D2, el I486D2, o simplemente el D2. Es Un microprocesador de Intel introducido en 1992 como mejora de alto rendimiento a ciertos microprocesadores 486DX.

==Nuevas instrucciones==
*BSWAP reg32 (Byte Swap): Cambia el orden de los bytes. Si antes de BSWAP el orden era B0, B1, B2, B3, después de BSWAP el orden será B3, B2, B1, B0.

*CMPXCHG dest, src (Compare and Exchange): Compara el acumulador (AL oEAX) con dest
Si esigual, dest se carga con el valor de src, en caso contrario, el acumulador se carga con el valor de dest

*INVD (Invalidate Cache): Vacía el caché interno. Realiza un ciclo de bus especial que indica que debenvaciarse los cachés externos. Los datos en el caché que deben escribirse en la memoria se pierden.

*INVLPG (Invalidate Translation Look-Aside Buffer Entry): Invalida una entrada de página en el bufferde conversión por búsqueda (TLB). Esta instrucción puede ser implementada de forma diferente enmicroprocesadores futuros.

*WBINVD (Write Before Invalidate Data Cache): Realiza los cambios indicados en el caché en lamemoria externa y luego lo invalida.

*XADD dest, src (Exchange and Add ): Suma los operandos fuente y destino poniendo el resultado en el destino. El valor original del destino se mueve a la fuente. La instrucción cambia los indicadores deacuerdo al resultado de la suma. Además de las instrucciones mencionadas, todos los modelos del 486 excepto el SX incluyen todas las instrucciones del coprocesador matemático 80387

*Los últimos modelos (486DX4,SL) incluyen la instrucción CPUID, que se introdujo con el procesador Pentium. Además en e lSL se incluye la instrucción RSM (sirve para volver del modo de
manejo de energía)

== Fuentes ==
*[http://www.monografias.com/trabajos52/placa-madre/placa-madre2.shtml#microp%20 Microprocesador]<br>
*[http://apuntes.rincondelvago.com/evolucion-de-los-microprocesadores-intel-amd_arquitectura-basica-del-80486.html apuntes]
*[http://www.xtimeline.com/evt/view.aspx?id=482175 xtimeline]

[[Category:Ciencias_informáticas]] [[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]]

@@ Línea 9: / Línea 9: @@
 | manuf1      =
 | manuf2      =
-}}<div align="justify">
+}}
 '''Intel 80486 (i486, 486)'''. Esta versión aparece en 1989. Por motivos de patente y para evitar la copia de sus modelos, Intel® registra su nuevo modelo como i486DX, pero le deja el 486 para indicar la evolución del  modelo 386 hacia 486. El chip se empaqueta en el formato PGA (Pin Grid Array) de 168 pines en todas las versiones. En el caso del SX, también existe el formato PQFP (Plastic Quad Flat Pack ) de 196 pines.

@@ Línea 9: / Línea 9: @@
 | manuf1      =
 | manuf2      =
-}}
+}}<div align="justify">
 '''Intel 80486 (i486, 486)'''. Esta versión aparece en 1989. Por motivos de patente y para evitar la copia de sus modelos, Intel® registra su nuevo modelo como i486DX, pero le deja el 486 para indicar la evolución del  modelo 386 hacia 486. El chip se empaqueta en el formato PGA (Pin Grid Array) de 168 pines en todas las versiones. En el caso del SX, también existe el formato PQFP (Plastic Quad Flat Pack ) de 196 pines.

← Revisión anterior		Revisión del 14:44 8 jun 2011
Línea 85:		Línea 85:


−	[[Category:Ciencias_informáticas]] [[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]]	+	[[Category:Ciencias_informáticas]] [[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]] [[Category:Microprocesadores]]

@@ Línea 1: / Línea 1: @@
-<div align="justify">
+{{Ficha Hardware
-{{Definición|Nombre=Intel 80486|imagen=Intel_486DX4.jpg|concepto=Microprocesador: Chip programable, con velocidad de operación de 33Mhz a 100Mhz.}}
+| nombre        = Intel 80486
+| imagen       = Intel_486DX4.jpg
 '''Intel 80486 (i486, 486)'''. Esta versión aparece en 1989. Por motivos de patente y para evitar la copia de sus modelos, Intel® registra su nuevo modelo como i486DX, pero le deja el 486 para indicar la evolución del  modelo 386 hacia 486. El chip se empaqueta en el formato PGA (Pin Grid Array) de 168 pines en todas las versiones. En el caso del SX, también existe el formato PQFP (Plastic Quad Flat Pack ) de 196 pines.

@@ Línea 19: / Línea 19: @@
 ===Unidad de caché===
-La evolución de las memorias hizo que el tiempo de acceso de las mismas decrecieran lentamente, mientras que la velocidad de los [[microprocesadores]] aumentaba exponencialmente. Por lo tanto, el acceso a memoria representaba el cuello de botella. La idea del caché es tener una memoria relativamente pequeña con la velocidad del [[microprocesador]]. La mayoría del código que se ejecuta lo hace dentro de ciclos, con lo que, si se tiene el ciclo completo dentro del caché, no sería necesario acceder a la memoria externa. Con los datos pasa algo similar también ocurre un efecto de localidad. El caché se carga rápidamente mediante un proceso conocido como "ráfaga", con el que se pueden transferir cuatro bytes por ciclo de reloj.
+La evolución de las memorias hizo que el tiempo de acceso de las mismas decrecieran lentamente, mientras que la velocidad de los microprocesadores aumentaba exponencialmente. Por lo tanto, el acceso a memoria representaba el cuello de botella. La idea del caché es tener una memoria relativamente pequeña con la velocidad del [[microprocesador]]. La mayoría del código que se ejecuta lo hace dentro de ciclos, con lo que, si se tiene el ciclo completo dentro del caché, no sería necesario acceder a la memoria externa. Con los datos pasa algo similar también ocurre un efecto de localidad. El caché se carga rápidamente mediante un proceso conocido como "ráfaga", con el que se pueden transferir cuatro bytes por ciclo de reloj.
-Estos procesadores tienen un caché interno que almacena 8KB de instrucciones y datos excepto el DX4 y el Write-back enhanced.  DX4 que tienen 16KB de caché interno. El caché aumenta el rendimiento del sistema ya que las lecturas se realizan más rápido desde el caché que desde la memoria externa. Esto también reduce el uso del bus externo por parte del procesador. Éste es un caché de primer nivel (también llamado L1).El procesador 80486 puede usar un caché de segundo nivel (también llamado L2) fuera del chip para aumentar aún más el rendimiento general del sistema. Si bien la operación de estos cachés internos y externos son transparentes a la ejecución de los programas, el conocimiento de su funcionamiento puede servir para optimizar el software. El caché está disponible en todos los modos de funcionamiento del procesador: modo real, modo protegido y modo de manejo del sistema.
+Estos procesadores tienen un caché interno que almacena 8KB de instrucciones y datos excepto el DX4 y el Write-back enhanced.  DX4 que tienen 16KB de caché interno. El caché aumenta el rendimiento del sistema ya que las lecturas se realizan más rápido desde el caché que desde la memoria externa. Esto también reduce el uso del bus externo por parte del procesador. Éste es un caché de primer nivel (también llamado L1).El procesador 80486 puede usar un caché de segundo nivel (también llamado L2) fuera del chip para aumentar aún más el rendimiento general del sistema. Si bien la operación de estos cachés internos y externos son transparentes a la ejecución de los programas, el conocimiento de su funcionamiento puede servir para optimizar el [[software]]. El caché está disponible en todos los modos de funcionamiento del procesador: modo real, modo protegido y modo de manejo del sistema.
 ===Interfaz con el bus===

@@ Línea 69: / Línea 69: @@
 == Véase también <br>  ==
 *[[Unidad central de procesamiento|Unidad central de procesamiento]]<br>
 == Fuentes ==

← Revisión anterior		Revisión del 17:02 22 mar 2011
Línea 1:		Línea 1:
	<div align="justify">		<div align="justify">
−	{{Definición\|Nombre=Intel 80486\|imagen=Intel_486DX4.jpg\|concepto=Microprocesador: Chip programable, velocidad de operación de 33Mhz a 100Mhz.}}	+	{{Definición\|Nombre=Intel 80486\|imagen=Intel_486DX4.jpg\|concepto=Microprocesador: Chip programable, con velocidad de operación de 33Mhz a 100Mhz.}}

@@ Línea 1: / Línea 1: @@
-{{Objeto|nombre= i486= Image:intel-486.jpg |descripcion= De 25 Mhz a 100Mhz.}}
+<div align="justify">
-Los i486 son muy similares a sus predecesores, los [[Intel]] 80386. La diferencias principales
+'''Intel 80486 (i486, 486)'''. Esta versión aparece en 1989. Por motivos de patente y para evitar la copia de sus modelos, Intel® registra su nuevo modelo como i486DX, pero le deja el 486 para indicar la evolución del  modelo 386 hacia 486. El chip se empaqueta en el formato PGA (Pin Grid Array) de 168 pines en todas las versiones. En el caso del SX, también existe el formato PQFP (Plastic Quad Flat Pack ) de 196 pines.
-Este microprocesador es básicamente un 80386con el agregado de una unidad de punto flotante compatible con el 80387y un caché de memoria de 8 KBytes. Por lo tanto los bloques que componen el80486 son los siguientes:
+== Características ==
 == Bloques que componen el 80486 ==
 === Unidad de ejecución ===
-Incluye los registros de uso general de 32 bits, la unidad lógico-matemática y un
+Incluye los registros de uso general de 32 bits, la unidad lógico-matemática y un barrel shifter de 64 bits. La unidad de ejecución está mejorada con lo que se necesita un solo ciclo de reloj para las instrucciones más frecuentes.
 ===Unidad de segmentación===
@@ Línea 23: / Línea 19: @@
 ===Unidad de caché===
-La evolución de las memorias hizo que el tiempo de acceso de las mismas decrecieran lentamente, mientras que la velocidad de los microprocesadores aumentaba exponencialmente. Por lo tanto, el acceso a memoria representaba el cuello de botella. La idea del caché es tener una memoria relativamente pequeña con la velocidad del microprocesador. La mayoría del código que se ejecuta lo hace dentro de ciclos, con lo que, si se tiene el ciclo completo dentro del caché, no sería necesario acceder a la memoria externa. Con los datos pasa algo similar también ocurre un efecto de localidad. El caché se carga rápidamente mediante un proceso conocido como "ráfaga", con el que se pueden transferir cuatro bytes por ciclo de reloj.Más abajo se da información más detallada de esta unidad.
+La evolución de las memorias hizo que el tiempo de acceso de las mismas decrecieran lentamente, mientras que la velocidad de los [[microprocesadores]] aumentaba exponencialmente. Por lo tanto, el acceso a memoria representaba el cuello de botella. La idea del caché es tener una memoria relativamente pequeña con la velocidad del [[microprocesador]]. La mayoría del código que se ejecuta lo hace dentro de ciclos, con lo que, si se tiene el ciclo completo dentro del caché, no sería necesario acceder a la memoria externa. Con los datos pasa algo similar también ocurre un efecto de localidad. El caché se carga rápidamente mediante un proceso conocido como "ráfaga", con el que se pueden transferir cuatro bytes por ciclo de reloj.
 Estos procesadores tienen un caché interno que almacena 8KB de instrucciones y datos excepto el DX4 y el Write-back enhanced.  DX4 que tienen 16KB de caché interno. El caché aumenta el rendimiento del sistema ya que las lecturas se realizan más rápido desde el caché que desde la memoria externa. Esto también reduce el uso del bus externo por parte del procesador. Éste es un caché de primer nivel (también llamado L1).El procesador 80486 puede usar un caché de segundo nivel (también llamado L2) fuera del chip para aumentar aún más el rendimiento general del sistema. Si bien la operación de estos cachés internos y externos son transparentes a la ejecución de los programas, el conocimiento de su funcionamiento puede servir para optimizar el software. El caché está disponible en todos los modos de funcionamiento del procesador: modo real, modo protegido y modo de manejo del sistema.
 ===Interfaz con el bus===
-ncluye los manejadores del bus de direcciones (con salidas de A31-A2 yBE0# a BE3# (mediante esto último cada byte del bus de datos se habilita por separado)), bus dedatos de 32 bits y bus de control.
+Incluye los manejadores del bus de direcciones (con salidas de A31-A2 yBE0# a BE3# (mediante esto último cada byte del bus de datos se habilita por separado)), bus dedatos de 32 bits y bus de control.
 ===Unidad de instrucciones===
@@ Línea 34: / Línea 30: @@
 ===Unidad de punto flotante===
-Incluye ocho registros de punto flotante de 80 bits y la lógica necesariapara realizar operaciones básicas, raíz cuadrada y trascendentes de punto flotante. Es tres o cuatroveces más rápido que un386DXy387DXa la misma frecuencia de reloj. Esta unidad no estáincluida en el modelo486SX.
+Incluye ocho registros de punto flotante de 80 bits y la lógica necesariapara realizar operaciones básicas, raíz cuadrada y trascendentes de punto flotante. Es tres o cuatroveces más rápido que un 386DX y 387DX a la misma frecuencia de reloj. Esta unidad no está incluida en el modelo 486SX.
 ==Versiones del 80486==
 '''80486 DX'''.
-En abril de 1989 la compañía Intel presentó su nuevo microprocesador: el 80486 DX, con 1.200.000 transistores a bordo, el doble de la velocidad del80386y 100% de compatibilidad
+En abril de 1989 la compañía [[Intel]] presentó su nuevo microprocesador: el 80486 DX, con 1.200.000 transistores a bordo, el doble de la velocidad del 80386 y 100% de compatibilidad con los microprocesadores anteriores. El consumo máximo del 486DX de 50 MHz es de 5 watt.
 '''80486 SX'''.
@@ Línea 51: / Línea 46: @@
 '''80486 DX4'''.
-Siguiendo con la filosofía del DX2, en 1994 apareció el 80486 DX4, que triplica la frecuencia de reloj y aumenta el tamaño del caché interno a 16 KBytes. El chip se empaqueta en el formato PGA (Pin Grid Array) de 168 pines en todas las versiones. En el casodel SX, también existe el formato PQFP (Plastic Quad Flat Pack ) de 196 pines. Las frecuencias más utilizadas en estos microprocesadores son: SX: 25 y 33 MHz, DX: 33 y 50 MHz, DX2: 25/50 MHz y33/66 MHz y DX4: 25/75 y 33/100 MHz. En los dos últimos modelos, la primera cifra indica la frecuencia del bus externo y la segunda la del bus interno. Para tener una idea de la velocidad, el 80486DX2 de 66 MHz ejecuta 54 millones de instrucciones por segundo.
+Siguiendo con la filosofía del DX2, en 1994 apareció el 80486 DX4, que triplica la frecuencia de reloj y aumenta el tamaño del caché interno a 16 KBytes. El chip se empaqueta en el formato PGA (Pin Grid Array) de 168 pines en todas las versiones. En el caso del SX, también existe el formato PQFP (Plastic Quad Flat Pack ) de 196 pines. Las frecuencias más utilizadas en estos microprocesadores son: SX: 25 y 33 MHz, DX: 33 y 50 MHz, DX2: 25/50 MHz y33/66 MHz y DX4: 25/75 y 33/100 MHz. En los dos últimos modelos, la primera cifra indica la frecuencia del bus externo y la segunda la del bus interno. Para tener una idea de la velocidad, el 80486DX2 de 66 MHz ejecuta 54 millones de instrucciones por segundo.
 La diferencia más grande entre 486DX4 y 486DX2 es que el primero es 1,5 veces más rápido que el otro. El 486DX2 también se llama el 80486DX2 o el i486DX2; designado a veces como el 80486D/2, 486D/2, el 80486D2, el I486D2, o simplemente el D2. Es Un microprocesador de Intel introducido en 1992 como mejora de alto rendimiento a ciertos microprocesadores 486DX.

@@ Línea 71: / Línea 71: @@
 *Los últimos modelos (486DX4,SL) incluyen la instrucción CPUID, que se introdujo con el procesador Pentium.  Además en e lSL se incluye la instrucción  RSM (sirve para volver del modo de
 manejo de energía)
 == Fuentes ==