Diferencia entre revisiones de «SSE4»
| Línea 20: | Línea 20: | ||
==Fuentes== | ==Fuentes== | ||
| − | + | *http://www.xbitlabs.com/articles/cpu/display/nehalem-microarchitecture_6.html | |
| + | *http://www.xbitlabs.com/articles/cpu/display/core2extreme-qx9650_5.html | ||
| + | *http://softpixel.com/~cwright/programming/simd/sse4.php | ||
| + | *http://byteworm.com/2010/10/13/crc32/ | ||
[[Category:Ciencias_informáticas]] [[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]] | [[Category:Ciencias_informáticas]] [[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]] | ||
Revisión del 13:56 6 may 2011
| ||||
SSE4 es un conjunto de instrucciones que amplía la capacidad de las anteriores SSE. Fue formalmente anunciada el 27 de Septiembre del 2006 y volviéndose disponible en hardware a principios del 2007 para ambos procesadores Intel y AMD.
