Diferencia entre revisiones de «SSE3»
| Línea 24: | Línea 24: | ||
== Registros == | == Registros == | ||
| − | *'''addsubps''' - Tiene dos operandos de 128 bits. Esta instrucción realiza una suma | + | *'''addsubps''' - Tiene dos operandos de 128 bits. Esta instrucción realiza una suma de precisión simple en el segundo y cuarto par de elementos de datos de 32 bits en los operandos, y una única resta en el primer y tercer par. Esta instrucción es eficaz en la evaluación de productos complejos de encapsulados de datos de precisión simple. |
ADDSUBPS OperandoA OperandoB | ADDSUBPS OperandoA OperandoB | ||
| Línea 32: | Línea 32: | ||
Resultado (Almacenado en OperandoA): 3a+3b, 2a-2b, 1a+1b, 0a-0b | Resultado (Almacenado en OperandoA): 3a+3b, 2a-2b, 1a+1b, 0a-0b | ||
| − | <br> | + | <br> |
== Fuentes == | == Fuentes == | ||
Revisión del 15:43 22 abr 2011
| ||||
SSE3 fue introducida por Intel a inicios del 2004 con la revisión Prescott de su procesador Pentium 4. SSE3 adiciona solo 13 nuevas instrucciones; pero introdujo nuevas características como la "operación horizontal"(opera a través de un registro único en lugar de múltiples registros) y algunas instrucciones de acceso desalineadas.
Hay también un par de instrucciones de control de proceso para mejorar el rendimiento con la característica de HyperThreading de Intel.
AMD inició soportando SSE3 en Abril de 2005, omitiendo las instrucciones monitor y mwait, las cuales solo son útiles para los procesadores con HyperThreading.
Nuevas caracteríticas
Concretamente se añadieron ciertas instrucciones para sumar y restar múltiples valores almacenados en un mismo registro. Estas instrucciones simplifican enormemente las implementaciones de operaciones con Procesamiento digital de señales y Gráficos 3D por computadora.
También hay nuevas instrucciones para convertir números en punto flotante a enteros sin tener que cambiar el modo global de redondeo.
Ventajas
Las 13 instrucciones nuevas de SSE3 están diseñadas principalmente para mejorar la sincronización de subprocesos y las áreas de aplicación específicas, como los medios y los videojuegos.
Registros
- addsubps - Tiene dos operandos de 128 bits. Esta instrucción realiza una suma de precisión simple en el segundo y cuarto par de elementos de datos de 32 bits en los operandos, y una única resta en el primer y tercer par. Esta instrucción es eficaz en la evaluación de productos complejos de encapsulados de datos de precisión simple.
ADDSUBPS OperandoA OperandoB
OperandoA (128 bits, cuatro elemento de datos): 3a, 2a, 1a, 0a OperandoB (128 bits, cuatro elemento de datos): 3b, 2b, 1b, 0b Resultado (Almacenado en OperandoA): 3a+3b, 2a-2b, 1a+1b, 0a-0b
Fuentes
- http://software.intel.com/en-us/articles/become-familiar-with-streaming-simd-extensions-3-instructions/
- http://es.wikipedia.org/wiki/SSE3
- http://www.intel.com/support/sp/processors/sb/cs-030123.htm
- http://softpixel.com/~cwright/programming/simd/sse3.php
