Diferencia entre revisiones de «SSSE3»
(→Fuentes) |
|||
| Línea 53: | Línea 53: | ||
==Fuentes== | ==Fuentes== | ||
| − | *http://softpixel.com/~cwright/programming/simd/ssse3.php | + | *[http://softpixel.com/~cwright/programming/simd/ssse3.php Softpixel.com] |
| − | *http://es.wikipedia.org/wiki/SSSE3 | + | *[http://es.wikipedia.org/wiki/SSSE3 Wikipedia] |
[[Category:Ciencias_informáticas]] [[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]] | [[Category:Ciencias_informáticas]] [[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]] | ||
Revisión del 07:11 24 may 2011
| ||||
SSSE3 es un conjunto de instrucciones implementadas por Intel desde la arquitectura Core 2, adicionando 16 nuevas instrucciones a SSE3. Estas instrucciones en ocasiones durante el desarrollo fueron llamadas equivocadamente SSE4. Conocidas también como Tejas New Instructions(TNI) o Meron New Instrucctions(MNI).
Conjunto de instrucciones
Algunas de las instrucciones de las que posee la extensión SSSE3.
- phaddd - Adición horizontal de enteros de 32 bits sin signo.
- phaddw - Adición horizontal de enteros de 16 bits sin signo.
- phaddsw - Adición saturada horizontal de enteros de 16 bits.
- phsubd - Substracción horizontal de enteros de 32 bits sin signo.
- phsubw - Substracción horizontal de enteros de 16 bits sin signo.
- phsubsw - Substracción saturada horizontal de palabras de 16 bits.
- pabsd - abs() Valor absoluto para enteros de 32 bits.
- pabsw - abs() Valor absoluto para enteros de 16 bits.
- pabsb - abs() Valor absoluto para enteros de 8 bits.
CPUs que poseen estas instrucciones
- De Intel:
- Xeon 5100 Series
- Xeon 5300 Series
- Xeon 3000 Series
- Core 2 Duo
- Core 2 Extreme
- Core 2 Quad
- Core i7
- Core i5
- Core i3
- Pentium Dual Core
- Celeron 4xx Sequence Conroe-L
- Celeron Dual Core Exxx Series
- Celeron M 500 series
- Atom
- De VIA:
