Diferencia entre revisiones de «SSE4»
| (No se muestran 3 ediciones intermedias de 2 usuarios) | |||
| Línea 10: | Línea 10: | ||
| clase1 = | | clase1 = | ||
| manuf1 = | | manuf1 = | ||
| − | }} | + | }}'''SSE4''' es un conjunto de instrucciones que amplía la capacidad de las anteriores [[SSE]]. Fue formalmente anunciada el [[27 de septiembre]] de [[2006]] y volviéndose disponible en hardware a principios del [[2007]] para ambos procesadores [[Intel]] y [[AMD]]. |
| − | |||
| − | '''SSE4''' es un conjunto de instrucciones que amplía la capacidad de las anteriores [[SSE]]. Fue formalmente anunciada el [[27 de | ||
==Instrucciones== | ==Instrucciones== | ||
===Algunas de las instrucciones de SSE4.1=== | ===Algunas de las instrucciones de SSE4.1=== | ||
| − | *'''mpsadbw''' - Suma de las restas absolutas. Calcula 8 sumas de desplazamientos de restas absoultas, 4 a la vez | + | *'''mpsadbw''' - Suma de las restas absolutas. Calcula 8 sumas de desplazamientos de restas absoultas, 4 a la vez: |x0−y0|+|x1−y1|+|x2−y2|+|x3−y3|,|x0−y1|+|x1−y2|+|x2−y3|+|x3−y4|,...,|x0−y7|+|x1−y8|+|x2−y9|+|x3−y10|) |
| − | |||
*'''phminposuw''' - Extracción del índice+mínimo (16bit word). | *'''phminposuw''' - Extracción del índice+mínimo (16bit word). | ||
| Línea 33: | Línea 30: | ||
===Algunas de las instrucciones de SSE4a=== | ===Algunas de las instrucciones de SSE4a=== | ||
| + | Estas instrucciones solo están presente en la arquitectura [[Barcelona]] de [[AMD]]. | ||
*'''lzcnt''' - Leading Zero Count. | *'''lzcnt''' - Leading Zero Count. | ||
*'''extrq''' - Operación de Máscara de desplazamiento. | *'''extrq''' - Operación de Máscara de desplazamiento. | ||
| Línea 44: | Línea 42: | ||
==Fuentes== | ==Fuentes== | ||
| − | *http://www.xbitlabs.com/articles/cpu/display/nehalem-microarchitecture_6.html | + | *[http://www.xbitlabs.com/articles/cpu/display/nehalem-microarchitecture_6.html www.xbitlabs.com] |
| − | *http://www.xbitlabs.com/articles/cpu/display/core2extreme-qx9650_5.html | + | *[http://www.xbitlabs.com/articles/cpu/display/core2extreme-qx9650_5.html www.xbitlabs.com] |
| − | *http://softpixel.com/~cwright/programming/simd/sse4.php | + | *[http://softpixel.com/~cwright/programming/simd/sse4.php http://softpixel.com] |
| − | *http://byteworm.com/2010/10/13/crc32/ | + | *[http://byteworm.com/2010/10/13/crc32/ http://byteworm.com] |
| − | + | [[Category:Hardware]] [[Category:Unidad_central_de_procesamiento]] | |
última versión al 12:11 9 jun 2011
| ||||
SSE4 es un conjunto de instrucciones que amplía la capacidad de las anteriores SSE. Fue formalmente anunciada el 27 de septiembre de 2006 y volviéndose disponible en hardware a principios del 2007 para ambos procesadores Intel y AMD.
Sumario
Instrucciones
Algunas de las instrucciones de SSE4.1
- mpsadbw - Suma de las restas absolutas. Calcula 8 sumas de desplazamientos de restas absoultas, 4 a la vez: |x0−y0|+|x1−y1|+|x2−y2|+|x3−y3|,|x0−y1|+|x1−y2|+|x2−y3|+|x3−y4|,...,|x0−y7|+|x1−y8|+|x2−y9|+|x3−y10|)
- phminposuw - Extracción del índice+mínimo (16bit word).
- pmuldq - Multiplicación empaquetada.
- dpps - Producto de punto, de simple precisión.
- dppd - Producto de punto, de doble precisión.
- blendps - Copia condicional.
- inserps - complex data shuffling
Algunas de las instrucciones de SSE4.2
- CRC32 - Acumula el valor CRC32C usando el polinomio 0x11EDC6F41.
- pcmpestri - Compara la longitud explícita de cadenas, devuelve el Index.
- pcmpgtq - Comparación empaquetada, mayor que.
- popcnt - Conteo de población.
Algunas de las instrucciones de SSE4a
Estas instrucciones solo están presente en la arquitectura Barcelona de AMD.
- lzcnt - Leading Zero Count.
- extrq - Operación de Máscara de desplazamiento.
- movntsd - Movimiento de doble precisión No-temporal.
